公开(公告)号：CN1294614C

公开(公告)日：2007-01-10

申请号：CN03154492.4

申请日：2003-09-30

Applicant: 株式会社东芝

Inventor： 须黑恭一

IPC: H01J37/08 ,  H01J37/317 ,  H01L21/265

CPC classification number: H01J27/14 ,  H01J37/08 ,  H01J2237/31701

Abstract: 本发明提供一种有助于应用到微细构造的半导体器件制造时延长寿命可能的离子源、离子注入设备、以及半导体器件制造方法。本离子源，具备有内壁面和外壁面的室，而且与该室绝缘设置的，在室内能发出热电子的阴极，所述阴极具有从室的外壁面到内壁面贯通设置的开口部从外侧突入室内的阴极罩和设于该阴极罩内侧的灯丝，阴极罩和/或灯丝是含有以钨(W)为主要成分，以规定金属元素作为次要成分的合金。

公开(公告)号：CN1661778A

公开(公告)日：2005-08-31

申请号：CN200510065628.0

申请日：2005-02-08

Applicant: 株式会社东芝

Inventor： 伊藤贵之 ,  须黑恭一 ,  富家甘奈 ,  大内和也

IPC: H01L21/265 ,  H01L21/324 ,  H01L21/336 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L21/823814 ,  H01L21/26513 ,  H01L21/2686 ,  H01L29/6659

Abstract: 以效率高的工序相互结合良好的方式提供具有浅的杂质区域的精细化的半导体器件的制造方法。该方法包括对于p阱层(2)、n阱层(3)进行杂质离子的注入的工序；以及对于p阱层(2)、n阱层(3)照射从上升开始到达峰值能量值的时间大于等于0.3毫秒的脉冲光的工序。此外，该方法包括在小于等于600℃的成膜温度下在形成了栅电极(6)的硅衬底(1)上形成氮化硅膜(10)的工序；对于氮化硅膜(10)边实施辅助加热边照射闪光灯光的工序；以及进行各向异性蚀刻使照射了闪光灯光的氮化硅膜(10)仅残留配置在栅侧壁上的工序。

公开(公告)号：CN1512545A

公开(公告)日：2004-07-14

申请号：CN200310113083.7

申请日：2003-12-25

Applicant: 株式会社东芝

Inventor： 柴田武 ,  须黑恭一

IPC: H01L21/027 ,  G03F1/16 ,  G03F7/00 ,  H01L21/00

CPC classification number: G03F1/20 ,  G03F1/40

Abstract: 在模板掩膜中，导电薄膜具有第一开口。在所述导电薄膜的除第一开口之外区域内形成绝缘膜。在所述绝缘膜上形成导电支座。第二开口穿过导电支座和绝缘膜，到达导电薄膜表面。在所述第二开口内形成导电元件。所述导电元件将导电支座和导电薄膜电连接。

公开(公告)号：CN1497655A

公开(公告)日：2004-05-19

申请号：CN03154492.4

申请日：2003-09-30

Applicant: 株式会社东芝

Inventor： 须黑恭一

IPC: H01J37/08 ,  H01J37/317 ,  H01L21/265

CPC classification number: H01J27/14 ,  H01J37/08 ,  H01J2237/31701

Abstract: 本发明提供一种有助于应用到微细构造的半导体器件制造时延长寿命可能的离子源、离子注入设备、以及半导体器件制造方法。本离子源，具备有内壁面和外壁面的室，而且与该室绝缘设置的，在室内能发出热电子的阴极，所述阴极具有从室的外壁面到内壁面贯通设置的开口部从外侧突入室内的阴极罩和设于该阴极罩内侧的灯丝，阴极罩和/或灯丝是含有以钨(W)为主要成分，以规定金属元素作为次要成分的合金。

公开(公告)号：CN100353497C

公开(公告)日：2007-12-05

申请号：CN200510065628.0

申请日：2005-02-08

Applicant: 株式会社东芝

Inventor： 伊藤贵之 ,  须黑恭一 ,  富家甘奈 ,  大内和也

IPC: H01L21/265 ,  H01L21/324 ,  H01L21/336 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L21/823814 ,  H01L21/26513 ,  H01L21/2686 ,  H01L29/6659

Abstract: 以效率高的工序相互结合良好的方式提供具有浅的杂质区域的精细化的半导体器件的制造方法。该方法包括对于p阱层(2)、n阱层(3)进行杂质离子的注入的工序；以及对于p阱层(2)、n阱层(3)照射从上升开始到达峰值能量值的时间大于等于0.3毫秒的脉冲光的工序。此外，该方法包括在小于等于600℃的成膜温度下在形成了栅电极(6)的硅衬底(1)上形成氮化硅膜(10)的工序；对于氮化硅膜(10)边实施辅助加热边照射闪光灯光的工序；以及进行各向异性蚀刻使照射了闪光灯光的氮化硅膜(10)仅残留配置在栅侧壁上的工序。

公开(公告)号：CN1252834C

公开(公告)日：2006-04-19

申请号：CN03156727.4

申请日：2003-09-08

Applicant: 株式会社东芝

Inventor： 出羽光明 ,  饭沼俊彦 ,  须黑恭一

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/6659 ,  H01L21/2807 ,  H01L29/665 ,  H01L29/6656

Abstract: 半导体器件具备MOSFET。该MOSFET，具备源/漏区、栅绝缘膜、栅电极和第1、第2、第3金属硅化物膜。源/漏区在半导体衬底的主表面区域中形成。栅绝缘膜在源/漏区间的沟道区上形成。栅电极，包括在上述栅绝缘膜上形成，Ge/(Si+Ge)组成比x(0＜x＜0.2)的poly-Si1-xGex层。第1金属硅化物膜，在上述栅电极上形成，由Ni Si1-yGey构成。第2、第3金属硅化物膜，分别在上述源/漏区上形成，由NiSi构成。

公开(公告)号：CN1191622C

公开(公告)日：2005-03-02

申请号：CN01133163.1

申请日：2001-09-20

Applicant: 株式会社东芝

Inventor： 田中正幸 ,  中嶋一明 ,  綱岛祥隆 ,  伊藤贵之 ,  须黑恭一

IPC: H01L21/768 ,  H01L21/283 ,  H01L21/30 ,  H01L21/324

CPC classification number: H01L21/324 ,  H01L21/28518 ,  H01L21/32053 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76864 ,  H01L21/76886 ,  H01L29/665

Abstract: 提供一种半导体装置的制造方法，通过向半导体衬底短时间照射大量的光子，改进与半导体衬底和布线相连的接触层、硅化物层和氮化硅膜等的在半导体衬底上形成的膜。在形成微细接触层时，把在接触孔内部形成金属氮化膜的工序、在600℃以下的温区内实施第一加热处理的工序、和在实施第一加热处理时的以10毫秒以下的短时间且具有以比硅的光吸收端还短的波长侧为主的发光波长的第二加热处理相组合，使TiN膜与基板界面起反应，还原自然氧化膜。短时间的热处理不会影响扩散层的杂质分布。

公开(公告)号：CN1349253A

公开(公告)日：2002-05-15

申请号：CN01133163.1

申请日：2001-09-20

Applicant: 株式会社东芝

Inventor： 田中正幸 ,  中嶋一明 ,  綱岛祥隆 ,  伊藤贵之 ,  须黑恭一

IPC: H01L21/768 ,  H01L21/283 ,  H01L21/30 ,  H01L21/324

CPC classification number: H01L21/324 ,  H01L21/28518 ,  H01L21/32053 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76864 ,  H01L21/76886 ,  H01L29/665

Abstract: 通过向半导体衬底短时间照射大量的光子,改进与半导体衬底和布线相连的接触层、硅化物层和氮化硅膜等的在半导体衬底上形成的膜。在形成微细接触层时,把在接触孔内部形成金属氮化膜的工序、在600℃以下的温区内实施第一加热处理的工序、和在实施第一加热处理时的以10毫秒以下的短时间且具有以比硅的光吸收端还短的波长侧为主的发光波长的第二加热处理相组合,使TiN膜与基板界面起反应,还原自然氧化膜。短时间的热处理不会影响扩散层的杂质分布。

公开(公告)号：CN1244955C

公开(公告)日：2006-03-08

申请号：CN03146085.2

申请日：2003-07-21

Applicant: 株式会社东芝

Inventor： 伊藤贵之 ,  须黑恭一

IPC: H01L21/265 ,  H01L21/324 ,  H01L21/336

CPC classification number: H01L21/324 ,  H01L21/2686 ,  H01L29/6659

Abstract: 本发明的课题是提供防止因栅电极中的杂质扩散不充分引起的耗尽化且具有低电阻的和浅的杂质扩散层的MOS晶体管。解决方法是具有下述工序：在单晶的半导体衬底上形成栅绝缘膜的工序；在栅绝缘膜上形成由多晶导电膜构成的栅电极的工序；在栅电极中和与栅电极邻接或离开的半导体衬底的表面层中注入杂质的工序；在主要使在栅电极中已被注入的杂质扩散、同时抑制在半导体衬底的表面层中已被注入的杂质的扩散的的温度下进行热处理的第1热处理工序；以及在使半导体衬底中已被注入的杂质激活的温度下与第1热处理相比以高温短时间进行热处理的第2热处理工序。

公开(公告)号：CN1472780A

公开(公告)日：2004-02-04

申请号：CN03146085.2

申请日：2003-07-21

Applicant: 株式会社东芝

Inventor： 伊藤贵之 ,  须黑恭一

IPC: H01L21/265 ,  H01L21/324 ,  H01L21/336

CPC classification number: H01L21/324 ,  H01L21/2686 ,  H01L29/6659

Abstract: 本发明的课题是提供防止因栅电极中的杂质扩散不充分引起的耗尽化且具有低电阻的和浅的杂质扩散层的MOS晶体管。解决方法是具有下述工序：在单晶的半导体衬底上形成栅绝缘膜的工序；在栅绝缘膜上形成由多晶导电膜构成的栅电极的工序；在栅电极中和与栅电极邻接或离开的半导体衬底的表面层中注入杂质的工序；在主要使在栅电极中已被注入的杂质扩散、同时抑制在半导体衬底的表面层中已被注入的杂质的扩散的温度下进行热处理的第1热处理工序；以及在使半导体衬底中已被注入的杂质激活的温度下与第1热处理相比以高温短时间进行热处理的第2热处理工序。