公开(公告)号：CN1661778A

公开(公告)日：2005-08-31

申请号：CN200510065628.0

申请日：2005-02-08

Applicant: 株式会社东芝

Inventor： 伊藤贵之 ,  须黑恭一 ,  富家甘奈 ,  大内和也

IPC: H01L21/265 ,  H01L21/324 ,  H01L21/336 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L21/823814 ,  H01L21/26513 ,  H01L21/2686 ,  H01L29/6659

Abstract: 以效率高的工序相互结合良好的方式提供具有浅的杂质区域的精细化的半导体器件的制造方法。该方法包括对于p阱层(2)、n阱层(3)进行杂质离子的注入的工序；以及对于p阱层(2)、n阱层(3)照射从上升开始到达峰值能量值的时间大于等于0.3毫秒的脉冲光的工序。此外，该方法包括在小于等于600℃的成膜温度下在形成了栅电极(6)的硅衬底(1)上形成氮化硅膜(10)的工序；对于氮化硅膜(10)边实施辅助加热边照射闪光灯光的工序；以及进行各向异性蚀刻使照射了闪光灯光的氮化硅膜(10)仅残留配置在栅侧壁上的工序。

公开(公告)号：CN100353497C

公开(公告)日：2007-12-05

申请号：CN200510065628.0

申请日：2005-02-08

Applicant: 株式会社东芝

Inventor： 伊藤贵之 ,  须黑恭一 ,  富家甘奈 ,  大内和也

IPC: H01L21/265 ,  H01L21/324 ,  H01L21/336 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L21/823814 ,  H01L21/26513 ,  H01L21/2686 ,  H01L29/6659

Abstract: 以效率高的工序相互结合良好的方式提供具有浅的杂质区域的精细化的半导体器件的制造方法。该方法包括对于p阱层(2)、n阱层(3)进行杂质离子的注入的工序；以及对于p阱层(2)、n阱层(3)照射从上升开始到达峰值能量值的时间大于等于0.3毫秒的脉冲光的工序。此外，该方法包括在小于等于600℃的成膜温度下在形成了栅电极(6)的硅衬底(1)上形成氮化硅膜(10)的工序；对于氮化硅膜(10)边实施辅助加热边照射闪光灯光的工序；以及进行各向异性蚀刻使照射了闪光灯光的氮化硅膜(10)仅残留配置在栅侧壁上的工序。