公开(公告)号：CN1331233C

公开(公告)日：2007-08-08

申请号：CN200310124490.8

申请日：2003-12-29

Applicant: 株式会社东芝

Inventor： 胜又龙太 ,  青地英明

IPC: H01L27/108 ,  H01L21/8234 ,  H01L21/8242

CPC classification number: H01L27/10894 ,  H01L27/0207 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/10829 ,  H01L27/10838 ,  H01L27/1087 ,  H01L27/10873 ,  H01L27/10876 ,  H01L27/10879 ,  H01L27/10897 ,  H01L29/66181 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/945

Abstract: 本发明提供能够简化结构，且能提高可靠性的半导体器件。其特征在于，在半导体基板的主表面形成凸起形状的半导体层FIN，在该半导体层形成沟道区、源极区及漏极区。在上述半导体层的相对的侧壁的沟道区表面，形成一对第一绝缘膜Gox ，同时形成一对栅极电极G 。在上述半导体层的源极区附近设置沟槽电容TC 及TC ，将一个电极与源极区电气连接。然后，在上述一对栅极电极的形成上述第一绝缘膜的表面的相反面的表面与上述沟槽电容相邻配置的沟槽电容之间，设置膜厚比第一绝缘膜要厚的第二绝缘膜47。由于栅极电极是被栅极绝缘膜Gox与膜厚较厚的环状绝缘膜47夹住的结构，因此能够提高可靠性。

公开(公告)号：CN103441127A

公开(公告)日：2013-12-11

申请号：CN201310382975.0

申请日：2008-04-03

Applicant: 株式会社东芝

Inventor： 田中启安 ,  胜又龙太 ,  青地英明 ,  木藤大 ,  鬼头杰 ,  佐藤充

IPC: H01L27/115 ,  H01L21/822

CPC classification number: H01L29/792 ,  H01L21/8221 ,  H01L27/0688 ,  H01L27/105 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7881 ,  H01L29/7926

Abstract: 本发明的半导体存储装置能够密集地配置向字线的引出配线。本发明提供一种三维地层叠了存储器单元的半导体存储装置。具备：能够电气地进行改写的串联连接了多个存储器单元的多个存储串；经由选择晶体管被连接到存储串的一端的位线，其中，上述存储串具备：柱状半导体；形成在柱状半导体的周围的第一绝缘膜；形成在第一绝缘膜的周围的电荷积蓄层；形成在电荷积蓄层的周围的第二绝缘膜；形成在第二绝缘膜的周围的多个电极，存储串的多个电极与其他的存储串的多个电极被共用，分别是2维扩展的导体层，导体层的端部分别在与位线平行的方向上形成为阶梯状。

公开(公告)号：CN101911287B

公开(公告)日：2013-05-15

申请号：CN200880122659.7

申请日：2008-12-25

Applicant: 株式会社东芝

Inventor： 国谷卓司 ,  小森阳介 ,  胜又龙太 ,  福住嘉晃 ,  鬼头杰 ,  木藤大 ,  田中启安 ,  石月惠 ,  青地英明

IPC: H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L29/792 ,  H01L27/115 ,  H01L27/11556 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/7926

Abstract: 通过在硅衬底上交替地层叠多个介电膜和电极膜形成层叠体。接下来，在层叠体中形成沿层叠方向延伸的通孔。接下来，执行选择性氮化处理，从而在通孔的内表面的与电极膜对应的区域中选择性地形成由氮化硅制成的电荷层。接下来，执行高压氧化处理，从而在电荷层和电极膜之间形成由氧化硅制成的阻止层。接下来，在通孔的内侧表面上形成由氧化硅制成的隧道层。由此，可制造出其中电荷层被分割用于每个电极膜的闪速存储器。

公开(公告)号：CN101154667B

公开(公告)日：2012-03-14

申请号：CN200710161603.X

申请日：2007-09-27

Applicant: 株式会社东芝

Inventor： 青地英明 ,  福住嘉晃

IPC: H01L27/115 ,  G11C13/00

CPC classification number: G11C13/0011 ,  G11C13/0004 ,  G11C13/0007 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/72 ,  H01L27/2409 ,  H01L27/2463 ,  H01L27/2472 ,  H01L45/04 ,  H01L45/06 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/142 ,  H01L45/144 ,  H01L45/146

Abstract: 一种半导体存储器设备，包括按矩阵排列的第一和第二连线以及存储器单元，所述存储器单元被提供于所述第一和第二连线的交点处，并且包含在所述笫一和第二连线之间以级联布置方式彼此连接的电阻变化元件和离子导体元件。

公开(公告)号：CN101647114A

公开(公告)日：2010-02-10

申请号：CN200880010093.9

申请日：2008-04-03

Applicant: 株式会社东芝

Inventor： 田中启安 ,  胜又龙太 ,  青地英明 ,  木藤大 ,  鬼头杰 ,  佐藤充

IPC: H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L29/792 ,  H01L21/8221 ,  H01L27/0688 ,  H01L27/105 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7881 ,  H01L29/7926

Abstract: 本发明的半导体存储装置能够密集地配置向字线的引出配线。本发明提供一种三维地层叠了存储器单元的半导体存储装置。具备：能够电气地进行改写的串联连接了多个存储器单元的多个存储串；经由选择晶体管被连接到存储串的一端的位线，其中，上述存储串具备：柱状半导体；形成在柱状半导体的周围的第一绝缘膜；形成在第一绝缘膜的周围的电荷积蓄层；形成在电荷积蓄层的周围的第二绝缘膜；形成在第二绝缘膜的周围的多个电极，存储串的多个电极与其他的存储串的多个电极被共用，分别是2维扩展的导体层，导体层的端部分别在与位线平行的方向上形成为阶梯状。

公开(公告)号：CN1155075C

公开(公告)日：2004-06-23

申请号：CN99107621.4

申请日：1999-04-21

Applicant: 株式会社东芝 ,  国际商业机器公司 ,  西门子公司

Inventor： 达里尔·里斯秦诺 ,  杨智华 ,  汉斯·W·波耶茨伯格 ,  坚田富夫 ,  青地英明

IPC: H01L21/768 ,  H01L21/283

CPC classification number: C23C14/165 ,  H01L21/2855 ,  H01L21/76877

Abstract: 提供一种半导体器件的制造方法，尤其是一种薄膜溅射工艺，其中：首先在低温和低溅射功率下，在通孔的侧壁上淀积第一Al-Cu膜，然后在高温和高溅射功率下，在该第一Al-Cu膜上淀积第二Al-Cu膜，形成填充该通孔的金属互连层。溅射是在同一溅射室内的低温和高温的两个步骤内完成的。在低温和低溅射功率下的淀积在该通孔内形成良好覆盖，在高温和高溅射功率下的淀积减少了工艺时间。

公开(公告)号：CN103441127B

公开(公告)日：2016-08-31

申请号：CN201310382975.0

申请日：2008-04-03

Applicant: 株式会社东芝

Inventor： 田中启安 ,  胜又龙太 ,  青地英明 ,  木藤大 ,  鬼头杰 ,  佐藤充

IPC: H01L27/115 ,  H01L21/822

CPC classification number: H01L29/792 ,  H01L21/8221 ,  H01L27/0688 ,  H01L27/105 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7881 ,  H01L29/7926

Abstract: 本发明的半导体存储装置能够密集地配置向字线的引出配线。本发明提供一种三维地层叠了存储器单元的半导体存储装置。具备：能够电气地进行改写的串联连接了多个存储器单元的多个存储串；经由选择晶体管被连接到存储串的一端的位线，其中，上述存储串具备：柱状半导体；形成在柱状半导体的周围的第一绝缘膜；形成在第一绝缘膜的周围的电荷积蓄层；形成在电荷积蓄层的周围的第二绝缘膜；形成在第二绝缘膜的周围的多个电极，存储串的多个电极与其他的存储串的多个电极被共用，分别是2维扩展的导体层，导体层的端部分别在与位线平行的方向上形成为阶梯状。

公开(公告)号：CN104835824A

公开(公告)日：2015-08-12

申请号：CN201510064937.X

申请日：2015-02-06

Applicant: 株式会社东芝

Inventor： 福住嘉晃 ,  荒井伸也 ,  辻大毅 ,  青地英明 ,  田中启安

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L27/11565 ,  H01L27/11575 ,  H01L29/42344 ,  H01L29/66833 ,  H01L29/7926

Abstract: 本申请涉及一种半导体存储装置及其制造方法。实施方式的半导体存储装置包括：连接部件，包含半导体材料；第一电极膜，设置在所述连接部件的至少上方；第一绝缘膜，设置在所述第一电极膜上；积层体，设置在所述第一绝缘膜上，并且由第二电极膜及第二绝缘膜交替积层而成；三根以上的半导体柱，沿互不相同的两个以上的方向排列，并且在所述第二电极膜及所述第二绝缘膜的积层方向延伸，贯通所述积层体及所述第一绝缘膜而与所述连接部件连接；第三绝缘膜，设置在所述半导体柱与所述积层体之间、及所述连接部件与所述第一电极膜之间；以及电荷储存层，设置在所述第三绝缘膜中的至少所述第二电极膜与所述半导体柱之间。

公开(公告)号：CN102037557B

公开(公告)日：2013-11-13

申请号：CN200880120172.5

申请日：2008-12-09

Applicant: 株式会社东芝

Inventor： 福住嘉晃 ,  胜又龙太 ,  木藤大 ,  鬼头杰 ,  田中启安 ,  小森阳介 ,  石月惠 ,  青地英明

IPC: H01L21/8247 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L27/11582 ,  G11C16/0483 ,  H01L27/1052 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11578 ,  H01L29/513

Abstract: 一种非易失性半导体存储器件具有多个存储器串，在每一个存储器串中，多个电可重写的存储器基元被串联连接。每一个所述存储器串包括：第一半导体层，每一个所述第一半导体层都具有沿相对于衬底的垂直方向延伸的柱状部分的对和被形成为耦合所述柱状部分的对的下端的耦合部分；电荷存储层，其被形成为围绕所述柱状部分的侧表面；以及第一导电层，其被形成为围绕所述柱状部分的侧表面和所述电荷存储层。所述第一导电层用作所述存储器基元的栅极电极。

公开(公告)号：CN103310847A

公开(公告)日：2013-09-18

申请号：CN201210332585.8

申请日：2012-09-10

Applicant: 株式会社东芝

Inventor： 福住嘉晃 ,  青地英明

IPC: G11C19/34

CPC classification number: H01L27/228 ,  G11C11/14 ,  G11C11/15 ,  G11C11/155 ,  G11C11/16 ,  G11C11/161 ,  G11C11/1675 ,  G11C19/02 ,  G11C19/0808 ,  G11C19/0833 ,  H01L27/22 ,  H01L43/02

Abstract: 本发明涉及移位寄存器存储器及其驱动方法。根据本实施例的移位寄存器存储器包括磁柱，该磁柱包括多个磁性层和在彼此邻近的磁性层之间提供的非磁性层。应力施加部分向磁柱施加应力。磁场施加部分向磁柱施加静磁场。应力施加部分向磁柱施加应力，以便将磁性层的磁化状态沿磁性层的层叠方向转移。