公开(公告)号：CN101911287B

公开(公告)日：2013-05-15

申请号：CN200880122659.7

申请日：2008-12-25

Applicant: 株式会社东芝

Inventor： 国谷卓司 ,  小森阳介 ,  胜又龙太 ,  福住嘉晃 ,  鬼头杰 ,  木藤大 ,  田中启安 ,  石月惠 ,  青地英明

IPC: H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L29/792 ,  H01L27/115 ,  H01L27/11556 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/7926

Abstract: 通过在硅衬底上交替地层叠多个介电膜和电极膜形成层叠体。接下来，在层叠体中形成沿层叠方向延伸的通孔。接下来，执行选择性氮化处理，从而在通孔的内表面的与电极膜对应的区域中选择性地形成由氮化硅制成的电荷层。接下来，执行高压氧化处理，从而在电荷层和电极膜之间形成由氧化硅制成的阻止层。接下来，在通孔的内侧表面上形成由氧化硅制成的隧道层。由此，可制造出其中电荷层被分割用于每个电极膜的闪速存储器。

公开(公告)号：CN101911287A

公开(公告)日：2010-12-08

申请号：CN200880122659.7

申请日：2008-12-25

Applicant: 株式会社东芝

Inventor： 国谷卓司 ,  小森阳介 ,  胜又龙太 ,  福住嘉晃 ,  鬼头杰 ,  木藤大 ,  田中启安 ,  石月惠 ,  青地英明

IPC: H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L29/792 ,  H01L27/115 ,  H01L27/11556 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/7926

Abstract: 通过在硅衬底上交替地层叠多个介电膜和电极膜形成层叠体。接下来，在层叠体中形成沿层叠方向延伸的通孔。接下来，执行选择性氮化处理，从而在通孔的内表面的与电极膜对应的区域中选择性地形成由氮化硅制成的电荷层。接下来，执行高压氧化处理，从而在电荷层和电极膜之间形成由氧化硅制成的阻止层。接下来，在通孔的内侧表面上形成由氧化硅制成的隧道层。由此，可制造出其中电荷层被分割用于每个电极膜的闪速存储器。