公开(公告)号：CN106469735A

公开(公告)日：2017-03-01

申请号：CN201610576858.1

申请日：2016-07-20

Applicant: 株式会社东芝

Inventor： 荒井伸也

IPC: H01L27/11578

Abstract: 本发明涉及一种半导体装置及半导体装置的制造方法。根据实施方式，半导体装置包括：衬底；积层体，设置在所述衬底上；及积层膜，具有半导体膜及电荷储存膜。所述积层体具有：多个电极膜，隔着空隙而积层；第1绝缘膜，设置在所述多个电极膜中的最下层的电极膜与所述衬底之间，作为金属氧化膜、碳化硅膜、或碳氮化硅膜；及第2绝缘膜，设置在所述多个电极膜中的最上层的电极膜之上，作为金属氧化膜、碳化硅膜、或碳氮化硅膜。所述半导体膜在所述积层体内沿所述积层体的积层方向延伸，所述电荷储存膜设置在所述半导体膜与所述电极膜之间。

公开(公告)号：CN104835824A

公开(公告)日：2015-08-12

申请号：CN201510064937.X

申请日：2015-02-06

Applicant: 株式会社东芝

Inventor： 福住嘉晃 ,  荒井伸也 ,  辻大毅 ,  青地英明 ,  田中启安

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L27/11565 ,  H01L27/11575 ,  H01L29/42344 ,  H01L29/66833 ,  H01L29/7926

Abstract: 本申请涉及一种半导体存储装置及其制造方法。实施方式的半导体存储装置包括：连接部件，包含半导体材料；第一电极膜，设置在所述连接部件的至少上方；第一绝缘膜，设置在所述第一电极膜上；积层体，设置在所述第一绝缘膜上，并且由第二电极膜及第二绝缘膜交替积层而成；三根以上的半导体柱，沿互不相同的两个以上的方向排列，并且在所述第二电极膜及所述第二绝缘膜的积层方向延伸，贯通所述积层体及所述第一绝缘膜而与所述连接部件连接；第三绝缘膜，设置在所述半导体柱与所述积层体之间、及所述连接部件与所述第一电极膜之间；以及电荷储存层，设置在所述第三绝缘膜中的至少所述第二电极膜与所述半导体柱之间。