公开(公告)号：CN1463045A

公开(公告)日：2003-12-24

申请号：CN03138135.9

申请日：2003-05-28

Applicant: 株式会社东芝

Inventor： 田中正幸 ,  小泽良夫 ,  斋田繁彦 ,  合田晃 ,  野口充宏 ,  三谷祐一郎 ,  纲岛祥隆

IPC: H01L29/78 ,  H01L27/105 ,  H01L21/31 ,  H01L21/283 ,  H01L21/82

CPC classification number: H01L21/022 ,  H01L21/0217 ,  H01L21/28176 ,  H01L21/28202 ,  H01L21/28247 ,  H01L21/28282 ,  H01L21/28518 ,  H01L21/3185 ,  H01L21/76838 ,  H01L21/76897 ,  H01L29/513 ,  H01L29/518 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/792

Abstract: 采用改善硅氮化膜的构成或形成方法的办法，提供特性等优良的半导体器件。该半导体器件具备：半导体衬底101；栅极电极104、105、106；在半导体衬底和栅极电极间形成的第1绝缘膜103；包括沿着栅极电极的上表面或侧面形成的包括氮、硅和氢的下层一侧硅氮化膜107，和在下层一侧硅氮化膜上边形成的含有氮、硅和氢的上层一侧硅氮化膜108的第2绝缘膜，其特征在于：上述下层一侧的硅氮化膜中的氮(N)和硅(Si)之间的组成比N/Si，比在上述上层一侧的硅氮化膜中的氮(N)和硅(Si)之间的组成比N/Si更高。

公开(公告)号：CN1431715A

公开(公告)日：2003-07-23

申请号：CN03100297.8

申请日：2003-01-09

Applicant: 株式会社东芝

Inventor： 小泽良夫 ,  田中正幸 ,  宫野清孝 ,  斋田繁彦

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/4983 ,  H01L29/41783 ,  H01L29/6656

Abstract: 本发明提供具有可以减小栅极电极与源极/漏极扩散区域(包括其布线)之间的寄生电容、可以进行高速动作的栅极结构的半导体器件及其制造方法。作为在半导体衬底11上形成的栅极电极13或被栅极保护绝缘膜14被覆起来的栅极电极13的侧面上形成的侧壁绝缘膜15，使用含氯的硅氧化物。可以减小栅极电极和包括布线的源极/漏极区域之间的寄生电容，器件的高速动作成为可能。在栅极电极侧壁部分上设置含氯的硅氮化膜以形成晶体管元件，然后把该硅氮化膜变换成含氯的硅氧化膜，作为栅极侧壁绝缘膜使用。可以无元件特性的不均一或短路地形成低寄生电容的晶体管元件。

公开(公告)号：CN1211864C

公开(公告)日：2005-07-20

申请号：CN03100297.8

申请日：2003-01-09

Applicant: 株式会社东芝

Inventor： 小泽良夫 ,  田中正幸 ,  宫野清孝 ,  斋田繁彦

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/4983 ,  H01L29/41783 ,  H01L29/6656

Abstract: 本发明提供具有可以减小栅极电极与源极/漏极扩散区域(包括其布线)之间的寄生电容、可以进行高速动作的栅极结构的半导体器件的制造方法。作为在半导体衬底11上形成的栅极电极13或被栅极保护绝缘膜14被覆起来的栅极电极13的侧面上形成的侧壁绝缘膜15，使用含氯的硅氧化物。可以减小栅极电极和包括布线的源极/漏极区域之间的寄生电容，器件的高速动作成为可能。在栅极电极侧壁部分上设置含氯的硅氮化膜以形成晶体管元件，然后把该硅氮化膜变换成含氯的硅氧化膜，作为栅极侧壁绝缘膜使用。可以无元件特性的不均一或短路地形成低寄生电容的晶体管元件。

公开(公告)号：CN1208815C

公开(公告)日：2005-06-29

申请号：CN03148584.7

申请日：2003-07-04

Applicant: 株式会社东芝

Inventor： 桧山晋 ,  山本明人 ,  赤堀浩史 ,  斋田繁彦

IPC: H01L21/31

CPC classification number: H01L21/02164 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02304 ,  H01L21/3144 ,  H01L21/3145 ,  H01L21/31612 ,  H01L21/3185 ,  H01L21/76224 ,  H01L21/823475

Abstract: 不用添加等离子照射等新的工序，解除形成氧化硅膜时的基底依赖性，实现良好埋入特性。在覆盖栅电极21而形成的膜密度低的氮化硅膜23上，通过在含有TEOS和O3的气氛中温度500℃以下成膜氧化硅膜24，使基底依赖性消失，获得优良的埋入特性。

公开(公告)号：CN100470738C

公开(公告)日：2009-03-18

申请号：CN200610067451.2

申请日：2004-05-21

Applicant: 株式会社东芝

Inventor： 小泽良夫 ,  斋田繁彦 ,  竹内祐司 ,  斋藤雅伸

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42324 ,  H01L29/66825

Abstract: 本发明实现可减少隧道绝缘膜中的电荷陷阱发生量或漏电流发生量的非易失性存储单元。非易失性存储单元具备有：包括越靠近元件隔离绝缘膜3膜厚越变厚部分的隧道绝缘膜4，设于隧道绝缘膜4之上的浮栅电极5、6，设于浮栅电极5、6上方的控制栅电极7，以及设于控制栅电极7与浮栅电极5、6之间的电极间绝缘膜8。

公开(公告)号：CN1277315C

公开(公告)日：2006-09-27

申请号：CN200410042441.4

申请日：2004-05-21

Applicant: 株式会社东芝

Inventor： 小泽良夫 ,  斋田繁彦 ,  竹内祐司 ,  斋藤雅伸

IPC: H01L27/105 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792 ,  H01L21/8239 ,  H01L21/8247 ,  H01L21/76 ,  H01L21/00

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42324 ,  H01L29/66825

Abstract: 本发明实现可减少隧道绝缘膜中的电荷陷阱发生量或漏电流发生量的非易失性存储单元。非易失性存储单元具备有：包括越靠近元件隔离绝缘膜3膜厚越变厚部分的隧道绝缘膜4，设于隧道绝缘膜4之上的浮栅电极5、6，设于浮栅电极5、6上方的控制栅电极7，以及设于控制栅电极7与浮栅电极5、6之间的电极间绝缘膜8。

公开(公告)号：CN1316629C

公开(公告)日：2007-05-16

申请号：CN03138135.9

申请日：2003-05-28

Applicant: 株式会社东芝

Inventor： 田中正幸 ,  小泽良夫 ,  斋田繁彦 ,  合田晃 ,  野口充宏 ,  三谷祐一郎 ,  纲岛祥隆

IPC: H01L29/78 ,  H01L27/105 ,  H01L21/31 ,  H01L21/283 ,  H01L21/82

CPC classification number: H01L21/022 ,  H01L21/0217 ,  H01L21/28176 ,  H01L21/28202 ,  H01L21/28247 ,  H01L21/28282 ,  H01L21/28518 ,  H01L21/3185 ,  H01L21/76838 ,  H01L21/76897 ,  H01L29/513 ,  H01L29/518 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/792

Abstract: 采用改善硅氮化膜的构成或形成方法的办法，提供特性等优良的半导体器件。该半导体器件具备：半导体衬底101；栅极电极104、105、106；在半导体衬底和栅极电极间形成的第1绝缘膜103；包括沿着栅极电极的上表面或侧面形成的包括氮、硅和氢的下层一侧硅氮化膜107，和在下层一侧硅氮化膜上边形成的含有氮、硅和氢的上层一侧硅氮化膜108的第2绝缘膜，其特征在于：上述下层一侧的硅氮化膜中的氮(N)和硅(Si)之间的组成比N/Si，比在上述上层一侧的硅氮化膜中的氮(N)和硅(Si)之间的组成比N/Si更高。

公开(公告)号：CN1855394A

公开(公告)日：2006-11-01

申请号：CN200610067451.2

申请日：2004-05-21

Applicant: 株式会社东芝

Inventor： 小泽良夫 ,  斋田繁彦 ,  竹内祐司 ,  斋藤雅伸

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42324 ,  H01L29/66825

Abstract: 本发明实现可减少隧道绝缘膜中的电荷陷阱发生量或漏电流发生量的非易失性存储单元。非易失性存储单元具备有：包括越靠近元件隔离绝缘膜3膜厚越变厚部分的隧道绝缘膜4，设于隧道绝缘膜4之上的浮栅电极5、6，设于浮栅电极5、6上方的控制栅电极7，以及设于控制栅电极7与浮栅电极5、6之间的电极间绝缘膜8。

公开(公告)号：CN1574362A

公开(公告)日：2005-02-02

申请号：CN200410042441.4

申请日：2004-05-21

Applicant: 株式会社东芝

Inventor： 小泽良夫 ,  斋田繁彦 ,  竹内祐司 ,  斋藤雅伸

IPC: H01L27/105 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792 ,  H01L21/8239 ,  H01L21/8247 ,  H01L21/76 ,  H01L21/00

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42324 ,  H01L29/66825

Abstract: 本发明实现可减少隧道绝缘膜中的电荷陷阱发生量或漏电流发生量的非易失性存储单元。非易失性存储单元具备有：包括越靠近元件隔离绝缘膜3膜厚越变厚部分的隧道绝缘膜4，设于隧道绝缘膜4之上的浮栅电极5、6，设于浮栅电极5、6上方的控制栅电极7，以及设于控制栅电极7与浮栅电极5、6之间的电极间绝缘膜8。

公开(公告)号：CN1471142A

公开(公告)日：2004-01-28

申请号：CN03148584.7

申请日：2003-07-04

Applicant: 株式会社东芝

Inventor： 桧山晋 ,  山本明人 ,  赤堀浩史 ,  斋田繁彦

IPC: H01L21/31

CPC classification number: H01L21/02164 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02304 ,  H01L21/3144 ,  H01L21/3145 ,  H01L21/31612 ,  H01L21/3185 ,  H01L21/76224 ,  H01L21/823475

Abstract: 不用添加等离子照射等新的工序，解除形成氧化硅膜时的基底依赖性，实现良好埋入特性。在覆盖栅电极21而形成的膜密度低的氮化硅膜23上，通过在含有TEOS和O3的气氛中温度500℃以下成膜氧化硅膜24，使基底依赖性消失，获得优良的埋入特性。