公开(公告)号：CN1312588A

公开(公告)日：2001-09-12

申请号：CN01103798.9

申请日：2001-02-15

Applicant: 松下电子工业株式会社

Inventor： 嶋田恭博 ,  有田浩二 ,  内山洁

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L29/516 ,  G11C11/22 ,  G11C11/223 ,  H01L29/78391

Abstract: 一种半导体存储器件,当从能产生向上的极化或向下的残留极化的强电介质薄膜中读出对应极化状态的数据时,要在控制栅极上施加偏压,同时把有向下的残留极化的状态设为数据“1”,把从有向上的残留极化的状态到残留极化几乎不存在的状态设为数据“0”。通过把残留极化几乎不存在的状态设为数据“0”,使数据为“0”时的读出电流值近似为一固定值,所以能提高读出精度。并通过预先让一侧数据感应出轨迹来进一步提高读出精度。

公开(公告)号：CN1309814A

公开(公告)日：2001-08-22

申请号：CN99808073.X

申请日：1999-06-28

Applicant: 松下电子工业株式会社

Inventor： 林慎一郎 ,  有田浩二

IPC: H01L21/02 ,  H01L21/3205 ,  H01L27/115

CPC classification number: H01L28/75 ,  C23C14/08 ,  H01L21/2855 ,  H01L28/55 ,  H01L28/60

Abstract: 一种用在电子存储器(600,700,800)中的铁电薄膜电容器具有光滑的电极(412,422),随着铁电电容器使用年限的增加,能有相对较强的极化强度、较小的疲劳以及较少的印记。通过DC反应溅射制成光滑的电极表面。

公开(公告)号：CN1147149A

公开(公告)日：1997-04-09

申请号：CN96110805.3

申请日：1996-07-10

Applicant: 松下电子工业株式会社

Inventor： 松田明浩 ,  长野能久 ,  那须彻 ,  有田浩二 ,  上本康裕

IPC: H01L21/82 ,  H01L27/04 ,  H01G4/06 ,  H01G4/33

CPC classification number: H01L28/56

Abstract: 本发明内装于半导体集成电路中的使用强电介质膜或高介电常数的电介质膜的电容元件的制造方法具有：在衬底基片的一表面上形成由金属膜或导电性氧化膜构成的第1电极的工序、在第1电极上烧结形成主成分为强电介质或具有高介电常数的电介质构成的第1绝缘膜的工序、在该第1绝缘膜上热处理形成第2绝缘膜的工序，以及在该第2绝缘膜上形成由金属模或导电性氧化膜构成的第2电极的工序。

公开(公告)号：CN1189687A

公开(公告)日：1998-08-05

申请号：CN97121332.1

申请日：1994-08-05

Applicant: 松下电子工业株式会社

Inventor： 有田浩二 ,  藤井英治 ,  田恭博 ,  上本康裕 ,  那须徹 ,  松田明浩 ,  长野能久 ,  井上敦雄 ,  松浦武敏 ,  大槻达男

IPC: H01L21/82 ,  H01L21/324 ,  H01L21/30 ,  H01L27/10

CPC classification number: H01L27/11502 ,  H01L27/10852 ,  H01L27/11585 ,  H01L27/1159 ,  H01L28/40 ,  H01L28/55 ,  H01L28/60 ,  H01L28/75 ,  Y10S438/958

Abstract: 本发明提供一种在形成有集成电路的半导体基板上通过层间绝缘膜形成电容元件的半导体装置。这种半导体装置,一种是形成膜中水分含量在0.5克/cm3以下的层间绝缘膜来覆盖电容元件的,还有另一种是形成氢含量在1021/cm3以下的保护膜来覆盖集成电路和电容元件的电极配线的。通过这样构成,可以减小构成电容元件电容绝缘膜的强电介质膜或高电介质膜的泄漏电流,防止绝缘耐压变差。

公开(公告)号：CN1182286A

公开(公告)日：1998-05-20

申请号：CN97114973.9

申请日：1997-05-14

Applicant: 松下电子工业株式会社 ,  株式会社高纯度化学研究所 ,  西梅特里克司有限公司

Inventor： 宝地户雄幸 ,  门仓秀公 ,  松本政道 ,  有田浩二 ,  吾妻正道 ,  大槻达男

IPC: H01L27/04

CPC classification number: H01L21/31691 ,  C23C16/40 ,  C23C18/1216 ,  C23C18/1279 ,  H01L28/55 ,  H01L28/56

Abstract: 以Bi的有机化合物和金属聚烷氧基化合物的混合物为原料,用CVD等分子沉积法或旋转涂布－烧结法在基板表面形成Bi层状结构的强电介质薄膜的方法。在收容槽1a和1b中分别封入Sr[Ta(OC2H5)6]2和Bi(OC(CH3)2C2H5)3。第1供给系统(1a,16a)保持在150℃,第2供给系统(1b、16b)保持在80℃,通过将载气N2流入第1和第2供给系统,将上述二原料的蒸汽导入成膜室5内。同时,向其导入氧气,在已加热的Si基片8上使上述二蒸汽热分解。

公开(公告)号：CN1115119A

公开(公告)日：1996-01-17

申请号：CN95106466.5

申请日：1995-06-21

Applicant: 松下电子工业株式会社

Inventor： 藤井英治 ,  井上敦雄 ,  有田浩二 ,  那须徹 ,  松田明浩

IPC: H01L27/105 ,  H01L21/8232

CPC classification number: H01L28/40 ,  H01L21/3105 ,  H01L21/76828

Abstract: 本发明揭示一种半导体器件，该器件的构成包括：在表面形成集成电路的半导体基片，形成在该基片上且具有通达集成电路的第1通孔的第1绝缘膜，形成在第1绝缘膜上的电容元件，形成在第1绝缘膜上覆盖电容元件且具有分别通达上电极和下电极的第2通孔的第2绝缘膜，以及形成分别通过第1和第2通孔与集成电路和电容元件连接的电极布线。所述电容元件电介质膜的氢面密度在1011个/cm2以下。

公开(公告)号：CN1252779A

公开(公告)日：2000-05-10

申请号：CN98804185.5

申请日：1998-03-12

Applicant: 塞姆特里克斯公司 ,  松下电子工业株式会社

Inventor： 加纳刚太 ,  卡洛斯·A·帕兹德阿罗 ,  有田浩二 ,  迈克尔·C·斯科特 ,  拉里·D·麦克米伦 ,  林慎一郎

IPC: C03C17/25 ,  H01J9/24

CPC classification number: H01J9/20 ,  C03C17/25 ,  C03C2217/228 ,  C03C2218/11 ,  H01J2209/012 ,  H01J2211/40

Abstract: 提出一种在等离子体显示器(100)上制造氧化镁层(122)的新方法(P200)。将羧化镁液态前体溶液加在显示面板(102)上,进行干燥退火处理,形成一层具有很好的光电性能的固体氧化镁层。

公开(公告)号：CN1038210C

公开(公告)日：1998-04-29

申请号：CN94109461.8

申请日：1994-08-05

Applicant: 松下电子工业株式会社

Inventor： 有田浩二 ,  藤井英治 ,  田恭博 ,  上本康裕 ,  那须徹 ,  松田明浩 ,  长野能久 ,  井上敦雄 ,  松浦武敏 ,  大槻达男

IPC: H01L27/00 ,  H01L27/10 ,  H01L21/70 ,  H01L21/02

CPC classification number: H01L27/11502 ,  H01L27/10852 ,  H01L27/11585 ,  H01L27/1159 ,  H01L28/40 ,  H01L28/55 ,  H01L28/60 ,  H01L28/75 ,  Y10S438/958

Abstract: 本发明提供一种在形成有集成电路的半导体基板上通过层间绝缘膜形成电容元件的半导体装置。这种半导体装置，一种是形成膜中水份含量在0.5克/cm3以下的层间绝缘膜来覆盖电容元件的，还有另一种是形成氢含量在1021/cm3以下的保护膜来覆盖集成电路和电容元件的电极配线的。通过这样构成，可在减小构成电容元件电容绝缘膜的强电介质膜或高电介质膜的泄漏电流，防止绝缘耐压变差。

公开(公告)号：CN1076875C

公开(公告)日：2001-12-26

申请号：CN95107541.1

申请日：1995-06-28

Applicant: 松下电子工业株式会社

Inventor： 嶋田恭博 ,  井上敦雄 ,  有田浩二 ,  那须徹 ,  长野能久 ,  松田明浩

IPC: H01L27/04 ,  H01L21/28 ,  H01L27/115

CPC classification number: H01L27/11502 ,  H01L28/40

Abstract: 本发明揭示一种半导体器件，该器件的构成包括：形成集成电路的硅基片1，在基片1上形成的第1绝缘膜6，由在第1绝缘膜6上形成的下电极7、有高介电常数的电介质膜8和上电极9组成的电容，覆盖电容且具有各自达到下电极7和上电极9的接触孔13的第2绝缘膜11，在接触孔13的底部与下电极7和上电极9连结的扩散阻挡层17和在其上形成的布线层。在所述接触孔13底部的扩散阻挡层17中形成由粒状晶组成的层状区域。

公开(公告)号：CN1302456A

公开(公告)日：2001-07-04

申请号：CN00800714.4

申请日：2000-03-21

Applicant: 赛姆特里克斯公司 ,  松下电子工业株式会社

Inventor： 有田浩二 ,  卡罗斯·A·帕兹德阿罗

IPC: H01L29/78 ,  H01L29/51

CPC classification number: H01L29/516 ,  H01L21/28291 ,  H01L28/56 ,  H01L29/78391

Abstract: 一种非易失性非破坏性读出的铁电FET存储器(10,40,60,80,100,120，130,160)包括半导体衬底(19)、铁电功能梯度材料(“FGM”)薄膜(26,50,70,90,20,140,170)和栅电极(30)。在一个基本实施例中,铁电FGM薄膜(26,50,70,90,20,140,170)包括铁电化合物和介电化合物。介电化合物具有比铁电化合物低的介电常数。在薄膜中铁电化合物有浓度梯度。在第二基本实施例中,FGM薄膜(26,50,70,90,20,140,170)是功能梯度铁电体(“FGF”),其中铁电化合物的合成的梯度导致反传统磁滞行为。FGF薄膜的反传统磁滞行为与铁电FET存储器中的扩大的存储窗相关。FGM薄膜(26,50,70,90,20,140,170)优选地使用液体源MOD方法形成,优选是多源CVD方法。