-
公开(公告)号：CN103633122B
公开(公告)日：2016-12-21
申请号：CN201210305283.1
申请日：2012-08-24
申请人： 旺宏电子股份有限公司
IPC分类号： H01L29/10 , H01L21/335
摘要： 本发明公开了一种半导体结构及其制造方法，该半导体结构包括衬底、装置区、第一掺杂区与栅结构；第一掺杂区形成在邻近装置区的衬底中；栅结构位于第一掺杂区上；第一掺杂区与栅结构是互相重叠的。
-
公开(公告)号：CN103943665B
公开(公告)日：2016-08-24
申请号：CN201310018592.5
申请日：2013-01-18
申请人： 旺宏电子股份有限公司
IPC分类号： H01L29/06 , H01L21/335
摘要： 本发明公开了一种半导体装置及其制造方法与操作方法。半导体装置包括衬底、深阱、第一阱、第一掺杂电极区、第二掺杂电极区以及高截止电压通道区。衬底具有第一导电型。深阱位于衬底内，并具有与第一导电型相反的第二导电型。第一阱位于深阱内，并具有第一导电型或第二导电型至少其中之一。第一掺杂电极区具有第一导电型并位于第一阱内。第二掺杂电极区具有第二导电型，位于第一阱内且邻近第一掺杂电极区。高截止电压通道区由衬底的表面向下扩展且覆盖部份的第二掺杂电极区的表面，其覆盖第二掺杂电极区的比例越高，半导体装置的输出电流越大。
-
公开(公告)号：CN102842577B
公开(公告)日：2015-09-09
申请号：CN201110170369.3
申请日：2011-06-20
申请人： 旺宏电子股份有限公司
IPC分类号： H01L27/06 , H01L21/822
摘要： 本发明公开了一种高压电阻半导体装置与制造高压电阻半导体装置的方法。半导体装置包括半导体衬底、横向半导体二极管、场绝缘结构与多晶硅电阻。二极管形成在半导体衬底的表面区域中，且包含阴极电极与阳极电极。场绝缘结构配置阴极电极与阳极电极之间。多晶硅电阻形成在场绝缘结构上，并介于阴极电极与阳极电极之间。多晶硅电阻电性连接至阴极电极，并电性绝缘于阳极电极。
-
公开(公告)号：CN102738230B
公开(公告)日：2015-08-19
申请号：CN201110081712.7
申请日：2011-03-29
申请人： 旺宏电子股份有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本发明公开了一种可改善电学性能的超高电压N型金属氧化物半导体(UHV NMOS)元件及其制造方法。UHV NMOS元件包括一P型衬底；一第一高压N型阱区域，设置于衬底的一部分；一源极和基体P型阱，设置于邻近第一高压N型阱区域的一侧，且源极和基体P型阱包括一源极和一基体；一栅极，自源极和基体P型阱延伸至第一高压N型阱区域的一部分；一漏极设置于第一高压N型阱的另一部分且与栅极相对应；一P型场限制层，设置于第一高压N型阱区域内，且P型场限制层位于漏极与源极和基体P型阱之间；以及一N型掺杂层，形成于P型场限制层上方。
-
公开(公告)号：CN102751243B
公开(公告)日：2014-12-17
申请号：CN201110101177.7
申请日：2011-04-20
申请人： 旺宏电子股份有限公司
IPC分类号： H01L21/82 , H01L21/8249 , H01L27/02 , H01L27/06
摘要： 本发明公开了一种半导体装置及其制造方法。半导体装置包括衬底、第一半导体元件与第二半导体元件。第一半导体元件是存储器。第二半导体元件包括金属氧化物半导体、电容或电阻。第一半导体元件与第二半导体元件是形成在单一衬底上。本发明的半导体装置的制造方法简单且成本低。此外，存储器与金属氧化物半导体之间可具有良好的电性连接。
-
公开(公告)号：CN103633122A
公开(公告)日：2014-03-12
申请号：CN201210305283.1
申请日：2012-08-24
申请人： 旺宏电子股份有限公司
IPC分类号： H01L29/10 , H01L21/335
CPC分类号： H01L29/0607 , H01L21/822 , H01L27/0617
摘要： 本发明公开了一种半导体结构及其制造方法，该半导体结构包括衬底、装置区、第一掺杂区与栅结构；第一掺杂区形成在邻近装置区的衬底中；栅结构位于第一掺杂区上；第一掺杂区与栅结构是互相重叠的。
-
公开(公告)号：CN103227171A
公开(公告)日：2013-07-31
申请号：CN201210021446.3
申请日：2012-01-31
申请人： 旺宏电子股份有限公司
IPC分类号： H01L27/02 , H01L21/822
摘要： 本发明公开了一种半导体结构及其制造方法。半导体结构包括第一掺杂区、第二掺杂区、第一导电结构与第二导电结构。第一掺杂区包括第一接触区。第一掺杂区与第一接触区具有第一导电型。第二掺杂区包括第二接触区。第二掺杂区与第二接触区具有相反于第一导电型的第二导电型。第一掺杂区是邻近第二掺杂区。
-
公开(公告)号：CN102800688A
公开(公告)日：2012-11-28
申请号：CN201110147116.4
申请日：2011-05-27
申请人： 旺宏电子股份有限公司
IPC分类号： H01L29/06 , H01L29/423 , H01L29/78 , H01L29/739 , H01L29/861
摘要： 本发明公开了一种半导体结构及其操作方法。半导体结构包括衬底、第一掺杂区、第二掺杂区、第三掺杂区、第一沟道结构与第二栅结构；第一掺杂区位于衬底中；第一掺杂区具有第一导电型；第二掺杂区位于第一掺杂区中；第二掺杂区具有相反于第一导电型的第二导电型；第三掺杂区位于第二掺杂区中且具有第一导电型；第一沟道结构具有第一栅结构；第一栅结构与第二栅结构分别位于第二掺杂区的不同侧上。
-
公开(公告)号：CN102738230A
公开(公告)日：2012-10-17
申请号：CN201110081712.7
申请日：2011-03-29
申请人： 旺宏电子股份有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本发明公开了一种可改善电学性能的超高电压N型金属氧化物半导体(UHV NMOS)元件及其制造方法。UHV NMOS元件包括一P型衬底；一第一高压N型阱区域，设置于衬底的一部分；一源极和基体P型阱，设置于邻近第一高压N型阱区域的一侧，且源极和基体P型阱包括一源极和一基体；一栅极，自源极和基体P型阱延伸至第一高压N型阱区域的一部分；一漏极设置于第一高压N型阱的另一部分且与栅极相对应；一P型场限制层，设置于第一高压N型阱区域内，且P型场限制层位于漏极与源极和基体P型阱之间；以及一N型掺杂层，形成于P型场限制层上方。
-
公开(公告)号：CN101562183B
公开(公告)日：2012-06-06
申请号：CN200810172929.7
申请日：2008-10-24
申请人： 旺宏电子股份有限公司
IPC分类号： H01L27/115 , H01L29/06 , H01L21/8247
CPC分类号： H01L29/6659 , H01L27/11558 , H01L29/1083 , H01L29/66825 , H01L29/7833 , H01L29/788
摘要： 本发明公开了一种具有晶体管及电容的单栅极非易失存储单元及其制造方法，以及一种具有一半导体衬底以及在该半导体衬底上具有一非易失存储装置的非易失存储集成电路。该装置具有一晶体管及一电容器在该半导体衬底上，以及一共享浮动栅极连接该晶体管及该电容器的该栅极区域。该晶体管具有至少一掺杂区域定义该源极及漏极区域，以及其它三个掺杂区域覆盖该源极及漏极区域。本发明也揭露具有多重此类非易失存储装置的一非易失存储电路，以及制造具有一者以上此类非易失存储装置的该非易失集成电路的方法。
-
-
-
-
-
-
-
-
-
搜索结果
86 条记录 (耗时 0.03 秒)
