-
公开(公告)号：CN108140668B
公开(公告)日：2021-11-19
申请号：CN201580081054.8
申请日：2015-07-03
Applicant: 应用材料公司 , 法国国家科研中心 , 法国原子能源与替代能源委员会
Abstract: 本发明公开一种半导体器件，该半导体装置具有：半导体基板，该半导体基板具有含 平面和 平面的晶体结构和在 平面的方向上与该 平面形成约0.3度至约0.7度的角度的表面；和形成在该半导体基板上的化合物半导体层。该化合物半导体层无反相畴界且具有介于约200纳米至约1000纳米之间的厚度。
-
公开(公告)号：CN106463410B
公开(公告)日：2020-11-27
申请号：CN201580034404.5
申请日：2015-05-26
Applicant: 应用材料公司
Inventor： 鲍新宇 , 埃罗尔·安东尼奥·C·桑切斯
IPC: H01L21/336 , H01L29/78
Abstract: 本公开内容的实施方式涉及半导体器件，例如用于放大或切换电子信号的晶体管。在一个实施方式中，在形成于基板上的介电层中形成第一沟槽，以暴露出该基板的表面；在该第一沟槽内形成多堆叠层结构；及在第二半导体化合物层上形成第三半导体化合物层，其中该第二半导体化合物层具有比该第一和第三半导体化合物层的蚀刻抗性更低的对抗蚀刻剂的蚀刻抗性；在该介电层中形成第二沟槽，以部分暴露出至少该第二半导体化合物层和该第三半导体化合物层；以及选择性移除该第二半导体化合物层，使得该第一半导体化合物层由空隙与该第三半导体化合物层隔离。
-
公开(公告)号：CN110676194A
公开(公告)日：2020-01-10
申请号：CN201910841688.9
申请日：2016-11-01
Applicant: 应用材料公司
IPC: H01L21/67 , H01L21/677 , H01L21/68 , H01L21/02 , H01L21/306 , B08B5/00
Abstract: 本文所述的实施方式大体涉及针对在III-V族沟道材料的外延生长之前清洁基板的改善的方法和解决方案。使用第一处理气体以从基板表面移除原生氧化物层，第一处理气体包括惰性气体和氢源。随后使用第二处理气体Ar/Cl2/H2以在基板表面上产生反应性表面层。最后，使用第三处理气体进行氢烘烤(hydrogen bake)以从基板表面移除反应性层，第三处理气体包括氢源和胂源。
-
公开(公告)号：CN110419110A
公开(公告)日：2019-11-05
申请号：CN201880017658.X
申请日：2018-01-09
Applicant: 应用材料公司
Inventor： 张郢 , 舒伯特·S·楚 , 鲍新宇 , 瑞加娜.杰曼尼.弗雷德 , 华·春
IPC: H01L29/66 , H01L21/768 , H01L29/78
Abstract: 提供用于形成诸如FinFET的半导体器件的方法。在一个实施方式中，用于形成FinFET器件的方法包含移除多个鳍片中的每个鳍片的一部分，且每个鳍片的剩余部分从介电表面凹陷。方法进一步包含在每个鳍片的剩余部分上形成特征，利用介电材料填充在相邻特征之间形成的间隙，移除特征，和在每个鳍片的剩余部分上形成填充材料。因为特征的形状受控制，所以可控制填充材料的形状。
-
公开(公告)号：CN110419110B
公开(公告)日：2023-11-14
申请号：CN201880017658.X
申请日：2018-01-09
Applicant: 应用材料公司
Inventor： 张郢 , 舒伯特·S·楚 , 鲍新宇 , 瑞加娜.杰曼尼.弗雷德 , 华·春
IPC: H01L29/66 , H01L21/768 , H01L29/78
Abstract: 提供用于形成诸如FinFET的半导体器件的方法。在一个实施方式中，用于形成FinFET器件的方法包含移除多个鳍片中的每个鳍片的一部分，且每个鳍片的剩余部分从介电表面凹陷。方法进一步包含在每个鳍片的剩余部分上形成特征，利用介电材料填充在相邻特征之间形成的间隙，移除特征，和在每个鳍片的剩余部分上形成填充材料。因为特征的形状受控制，所以可控制填充材料的形状。
-
Patent Agency Ranking
公开(公告)号：CN106463410A
公开(公告)日：2017-02-22
申请号：CN201580034404.5
申请日：2015-05-26
Applicant: 应用材料公司
Inventor： 鲍新宇 , 埃罗尔·安东尼奥·C·桑切斯
IPC: H01L21/336 , H01L29/78
Abstract: 本公开内容的实施方式涉及半导体器件，例如用于放大或切换电子信号的晶体管。在一个实施方式中，在形成于基板上的介电层中形成第一沟槽，以暴露出该基板的表面；在该第一沟槽内形成多堆叠层结构；及在第二半导体化合物层上形成第三半导体化合物层，其中该第二半导体化合物层具有比该第一和第三半导体化合物层的蚀刻抗性更低的对抗蚀刻剂的蚀刻抗性；在该介电层中形成第二沟槽，以部分暴露出至少该第二半导体化合物层和该第三半导体化合物层；以及选择性移除该第二半导体化合物层，使得该第一半导体化合物层由空隙与该第三半导体化合物层隔离。
-
公开(公告)号：CN104205298A
公开(公告)日：2014-12-10
申请号：CN201380016402.4
申请日：2013-03-01
Applicant: 应用材料公司
Inventor： 鲍新宇 , 埃罗尔·安东尼奥·C·桑切斯 , 戴维·基思·卡尔森 , 叶祉渊
IPC: H01L21/205 , H01L29/78 , H01L29/778
CPC classification number: H01L29/205 , H01L21/02381 , H01L21/02455 , H01L21/02538 , H01L21/0262 , H01L21/02694 , H01L29/267 , Y10T117/1008
Abstract: 一种在硅基板上形成共形III/V族层的方法和所产生的具有III/V族层形成在上面的基板。该方法包括：从基板去除原生氧化物；将基板在处理腔室内定位；将该基板加热至第一温度；将该基板冷却至第二温度；将III族前驱物流入该处理腔室；当将III族前驱物和V族前驱物流入该处理腔室时，维持该第二温度直到形成共形层；当停止该III族前驱物的流动时，将该处理腔室加热至退火温度；和将该处理腔室冷却至该第二温度。III/V族层的沉积可以通过使用优先蚀刻电介质区域的卤化物气体而选择性地进行。
-
公开(公告)号：CN117650050A
公开(公告)日：2024-03-05
申请号：CN202311473192.3
申请日：2018-01-09
Applicant: 应用材料公司
IPC: H01L21/336 , H01L29/78 , H01L21/768
Abstract: 提供用于形成诸如FinFET的半导体器件的方法。在一个实施方式中，用于形成FinFET器件的方法包含移除多个鳍片中的每个鳍片的一部分，且每个鳍片的剩余部分从介电表面凹陷。方法进一步包含在每个鳍片的剩余部分上形成特征，利用介电材料填充在相邻特征之间形成的间隙，移除特征，和在每个鳍片的剩余部分上形成填充材料。因为特征的形状受控制，所以可控制填充材料的形状。
-
公开(公告)号：CN109643638B
公开(公告)日：2023-09-05
申请号：CN201780050599.1
申请日：2017-01-27
Applicant: 应用材料公司
IPC: H01L21/02 , H01L21/324 , H01L21/67 , H01L21/8238
Abstract: 本文公开的实施方式涉及用于在外延处理之后，控制有害气体的基板脱气的方法。在一个实施方式中，方法包含将包含外延层的基板提供入移送腔室，其中移送腔室具有设置为邻接移送腔室的顶板的紫外线(UV)灯模块，使含氧气体经过移送腔室的气体线流入移送腔室，使不反应气体经过移送腔室的气体线流入移送腔室，启用UV灯模块以将在基板的表面上的残留物或物质氧化以在基板的表面上形成脱气阻挡层，使含氧气体与含氮气体停止流入移送腔室，泵送移送腔室，以及停用UV灯模块。
-
公开(公告)号：CN111656528A
公开(公告)日：2020-09-11
申请号：CN201980010112.6
申请日：2019-03-08
Applicant: 应用材料公司
IPC: H01L29/66 , H01L29/78 , H01L29/167 , H01L29/08 , H01L29/06
Abstract: 提供一种包括使用选择性外延生长形成的Si:As源极与漏极延伸部和Si:As或Si:P源极与漏极特征的装置及形成此装置的方法。通过同时的膜形成与膜蚀刻沉积本文用于源极与漏极延伸部和源极与漏极特征的外延层，其中以相较于将沉积材料沉积在基板的非单晶位置上更慢的速率蚀刻单晶层上的已沉积材料。因此，外延层沉积在单晶表面上，而没有一层沉积在诸如硅之类的相同基底材料的非单晶表面上。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.045 seconds)
