公开(公告)号：CN1650408A

公开(公告)日：2005-08-03

申请号：CN02829483.1

申请日：2002-12-26

Applicant: 富士通株式会社

Inventor： 山本保 ,  绵谷宏文 ,  北田秀树 ,  堀内博志 ,  宫岛基守

IPC: H01L21/3205 ,  H01L21/768

CPC classification number: H01L21/7684 ,  H01L21/76807 ,  H01L21/76838 ,  H01L21/76888 ,  H01L21/76892 ,  H01L23/5226 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 一种多层配线结构，其特征在于：由第1层间绝缘膜、形成在上述第1层间绝缘膜上的第2层间绝缘膜、形成在上述第1层间绝缘膜中的用第1阻挡金属膜覆盖侧壁面以及底面的配线槽、形成在上述第2层间绝缘膜中的用第2阻挡金属膜覆盖侧壁面以及底面的通孔、填充上述配线槽的配线图案，以及填充上述通孔的通过插件构成，上述通过插件与上述配线图案的表面接触，上述配线图案在上述表面上具有凹凸，上述配线图案，沿着在上述配线图案中从上述表面朝向上述配线图案内部延伸的晶粒界面，含有高于上述表面中的浓度的氧原子。

公开(公告)号：CN1402333A

公开(公告)日：2003-03-12

申请号：CN02118015.6

申请日：2002-04-19

Applicant: 富士通株式会社

Inventor： 北田秀树 ,  清水纪嘉 ,  大冢信幸 ,  大场隆之

IPC: H01L21/768 ,  H01L21/3205

CPC classification number: H01L21/76843 ,  H01L21/76847 ,  H01L21/76849 ,  H01L21/7685 ,  H01L21/76877 ,  H01L21/76879 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53257 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种提供快速半导体运行的多层互连结构通过采用铜布线而实现，其中铜的电迁移由所提供的通孔塞所阻止，该通孔塞包括一层高熔点金属例如钨。

公开(公告)号：CN101246875A

公开(公告)日：2008-08-20

申请号：CN200810008930.6

申请日：2008-01-25

Applicant: 富士通株式会社

Inventor： 铃木贵志 ,  北田秀树

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L23/53238 ,  H01L21/2885 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/53223 ,  H01L23/53295 ,  H01L2924/0002 ,  Y10T428/24917 ,  H01L2924/00

Abstract: 一种半导体器件及其制造方法，该半导体器件中铜布线的抗电迁移性提高。铜布线形成为使得在它的中心部分铜颗粒较大，在它的上部和下部铜颗粒较小。通过镶嵌方法形成具有这种结构的铜布线。可通过控制电镀时的电流密度来形成这种结构。对于具有这种结构的铜布线，电流通过其中心部分比通过其上部更容易。因此，能够抑制上部的铜原子扩散，从而能够抑制铜原子从铜布线与覆盖膜之间的界面扩散。

公开(公告)号：CN100399520C

公开(公告)日：2008-07-02

申请号：CN02829483.1

申请日：2002-12-26

Applicant: 富士通株式会社

Inventor： 山本保 ,  绵谷宏文 ,  北田秀树 ,  堀内博志 ,  宫岛基守

IPC: H01L21/3205 ,  H01L21/768

CPC classification number: H01L21/7684 ,  H01L21/76807 ,  H01L21/76838 ,  H01L21/76888 ,  H01L21/76892 ,  H01L23/5226 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 一种多层配线结构，其特征在于：由第1层间绝缘膜、形成在上述第1层间绝缘膜上的第2层间绝缘膜、形成在上述第2层间绝缘膜中的用第1阻挡金属膜覆盖侧壁面以及底面的配线槽、形成在上述第1层间绝缘膜中的用第2阻挡金属膜覆盖侧壁面以及底面的通孔、填充上述配线槽的配线图案，以及填充上述通孔的通过插件构成，上述通过插件与上述配线图案的表面接触，上述配线图案在上述表面上具有凹凸，上述配线图案，沿着在上述配线图案中从上述表面朝向上述配线图案内部延伸的晶粒界面，含有比上述表面的氧浓度高的浓度的氧原子。

公开(公告)号：CN1897245A

公开(公告)日：2007-01-17

申请号：CN200510118486.X

申请日：2005-10-28

Applicant: 富士通株式会社

Inventor： 小浦由美子 ,  北田秀树 ,  小泽清

IPC: H01L21/768 ,  H01L21/28 ,  H01L23/522 ,  H01L23/485

CPC classification number: H01L23/53238 ,  H01L21/2885 ,  H01L21/76831 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76873 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/53295 ,  H01L2221/1089 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及具有铜或铜合金制成的插塞与布线的改进的防铜扩散功能的半导体器件及其制造方法，其中该方法包括下述步骤：(a)在形成于半导体衬底上的含氧绝缘体的表面上形成铜合金膜，该铜合金膜包含除铜之外的至少两种金属元素。(b)在该铜合金膜上形成由纯铜或铜合金制成的金属膜。(c)在步骤(a)或(b)之后，通过该绝缘体中的氧与该铜合金膜中的金属元素之间的反应在该绝缘体的表面上形成金属氧化膜的条件下，执行热处理。

公开(公告)号：CN103050477B

公开(公告)日：2016-03-09

申请号：CN201210370333.4

申请日：2012-09-28

Applicant: 富士通株式会社

Inventor： 神吉刚司 ,  北田秀树

IPC: H01L23/532 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76883 ,  H01L21/7684 ,  H01L21/76849 ,  H01L21/7685 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及电子器件及其制造方法。所述电子器件包括：第一绝缘膜；在第一绝缘膜的表面上的互连沟槽；由Cu构成的互连图案，该互连图案填充互连沟槽；在互连图案的表面上的金属膜，该金属膜具有比Cu高的弹性模量；在第一绝缘膜上的第二绝缘膜；以及由Cu构成并且布置在第二绝缘膜中的通路塞，该通路塞与金属膜接触。

公开(公告)号：CN102067293B

公开(公告)日：2013-07-03

申请号：CN200880129901.3

申请日：2008-06-18

Applicant: 富士通株式会社

Inventor： 北田秀树

IPC: H01L21/3205 ,  H01L23/52

CPC classification number: H01L23/53238 ,  H01L21/76808 ,  H01L21/76877 ,  H01L21/76883 ,  H01L23/485 ,  H01L23/53233 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供半导体器件，其具有能够抑制电阻值的增加并且能够抑制迁移从而能够提高可靠性的配线。该半导体器件具有多个层间绝缘膜，这些多个层间绝缘膜层叠在形成有多个半导体元件的半导体衬底上方，该半导体器件还具有：第一级的第一配线用沟道，其形成在作为多个层间绝缘膜之一的第一级的层间绝缘膜上；第一级的第一金属镶嵌配线，其包括第一阻挡金属膜和第一主配线层，其中，该第一阻挡金属膜覆盖第一配线用沟道的侧面和底面，用于划定第一主配线用沟道，并且具有扩散防止功能，该第一主配线层填埋第一主配线用沟道，由铜形成，并且添加有具有迁移抑制功能的添加金属元素，该金属元素的添加浓度根据位置而异。

公开(公告)号：CN100420008C

公开(公告)日：2008-09-17

申请号：CN200510082239.9

申请日：2005-07-01

Applicant: 富士通株式会社

Inventor： 小浦由美子 ,  北田秀树

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/288

Abstract: 本发明提供一种具有铜布线的半导体器件及其制造方法。在基础衬底上方形成由绝缘材料制成的第一层间绝缘膜。贯穿该第一层间绝缘膜形成通孔。在该通孔中填充由铜或主要含有铜的合金制成的导电塞。在该第一层间绝缘膜上方形成由绝缘材料制成的第二层间绝缘膜。在该第二层间绝缘膜中形成布线槽，该布线槽经过该导电塞并露出该导电塞的上表面。在该布线槽中填充由铜或主要含有铜的合金制成的布线。其中由铜或者主要含有铜的合金构成的该导电塞和该布线包括碳、氧、氮、硫及氯。该导电塞中碳、氧、氮、硫及氯的总原子浓度低于该布线中碳、氧、氮、硫及氯的总原子浓度。

公开(公告)号：CN1276506C

公开(公告)日：2006-09-20

申请号：CN02118015.6

申请日：2002-04-19

Applicant: 富士通株式会社

Inventor： 北田秀树 ,  清水纪嘉 ,  大冢信幸 ,  大场隆之

IPC: H01L23/485 ,  H01L23/52 ,  H01L21/768 ,  H01L21/3205

CPC classification number: H01L21/76843 ,  H01L21/76847 ,  H01L21/76849 ,  H01L21/7685 ,  H01L21/76877 ,  H01L21/76879 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53257 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种提供快速半导体运行的多层互连结构通过采用铜布线而实现，其中铜的电迁移由所提供的通孔塞所阻止，该通孔塞包括一层高熔点金属例如钨。

公开(公告)号：CN101246875B

公开(公告)日：2012-03-21

申请号：CN200810008930.6

申请日：2008-01-25

Applicant: 富士通株式会社

Inventor： 铃木贵志 ,  北田秀树

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L23/53238 ,  H01L21/2885 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/53223 ,  H01L23/53295 ,  H01L2924/0002 ,  Y10T428/24917 ,  H01L2924/00

Abstract: 一种半导体器件及其制造方法，该半导体器件中铜布线的抗电迁移性提高。铜布线形成为使得在它的中心部分铜颗粒较大，在它的上部和下部铜颗粒较小。通过镶嵌方法形成具有这种结构的铜布线。可通过控制电镀时的电流密度来形成这种结构。对于具有这种结构的铜布线，电流通过其中心部分比通过其上部更容易。因此，能够抑制上部的铜原子扩散，从而能够抑制铜原子从铜布线与覆盖膜之间的界面扩散。