公开(公告)号：CN100380633C

公开(公告)日：2008-04-09

申请号：CN200510078976.1

申请日：2005-06-21

Applicant: 国际商业机器公司

Inventor： 斯蒂芬·W.·贝德尔 ,  安东尼·G.·多梅尼库奇 ,  基思·E.·弗格尔 ,  埃芬迪·莱奥班顿 ,  德温德拉·K.·萨达纳

IPC: H01L21/84 ,  H01L27/12 ,  H01L21/20

CPC classification number: H01L29/78696 ,  H01L21/0237 ,  H01L21/02439 ,  H01L21/02488 ,  H01L21/02502 ,  H01L21/02521 ,  H01L21/02667 ,  H01L21/02694 ,  H01L21/76251 ,  H01L29/7842

Abstract: 一种形成半导体结构的方法，包括在一个绝缘层上提供一个第一应变半导体层，其中第一应变半导体层相对较薄(小于约500埃)且具有低缺陷密度(堆垛层错和螺缺陷)。本发明的方法开始于形成一个应力提供层，例如在一个结构上的一个SiGe合金层，该结构包括位于一个绝缘层顶上的第一半导体层。然后图形化应力提供层和第一半导体层成为至少一个岛，以及由此含有至少一个岛的结构加热到能导致应变从应力提供层转移到第一半导体层的温度。应变转移后，从该结构中去除应力提供层，以直接在所述绝缘层顶上形成第一应变半导体岛状层。

公开(公告)号：CN1716576A

公开(公告)日：2006-01-04

申请号：CN200510078976.1

申请日：2005-06-21

Applicant: 国际商业机器公司

Inventor： 斯蒂芬·W.·贝德尔 ,  安东尼·G.·多梅尼库奇 ,  基思·E.·弗格尔 ,  埃芬迪·莱奥班顿 ,  德温德拉·K.·萨达纳

IPC: H01L21/84 ,  H01L27/12

CPC classification number: H01L29/78696 ,  H01L21/0237 ,  H01L21/02439 ,  H01L21/02488 ,  H01L21/02502 ,  H01L21/02521 ,  H01L21/02667 ,  H01L21/02694 ,  H01L21/76251 ,  H01L29/7842

Abstract: 一种形成半导体结构的方法，包括在一个绝缘层上提供一个第一应变半导体层，其中第一应变半导体层相对较薄(小于约500埃)且具有低缺陷密度(堆垛层错和螺缺陷)。本发明的方法开始于形成一个应力提供层，例如在一个结构上的一个SiGe合金层，该结构包括位于一个绝缘层顶上的第一半导体层。然后图形化应力提供层和第一半导体层成为至少一个岛，以及由此含有至少一个岛的结构加热到能导致应变从应力提供层转移到第一半导体层的温度。应变转移后，从该结构中去除应力提供层，以直接在所述绝缘层顶上形成第一应变半导体岛状层。

公开(公告)号：CN101005052A

公开(公告)日：2007-07-25

申请号：CN200710002380.2

申请日：2007-01-15

Applicant: 国际商业机器公司

Inventor： 杨海宁 ,  德温德拉·K.·萨达纳 ,  布赖恩·J.·格林 ,  乔尔·P.·德索扎 ,  基思·爱德华·弗格尔

IPC: H01L23/00 ,  H01L29/02 ,  H01L29/78 ,  H01L21/20

CPC classification number: H01L29/32 ,  H01L21/0203 ,  H01L21/76259 ,  H01L29/1033 ,  H01L29/1083 ,  H01L29/16 ,  H01L29/78

Abstract: 提供一种半导体材料，它具有现有技术SOI衬底的所有优点，包括例如低的寄生电容和漏电流，而且不具有浮体效应。更特别地，本发明提供孔上半导体(SOP)材料，它包括顶半导体层和底半导体层，其中在至少一个区域中通过多孔半导体材料分隔所述半导体层。也提供包含SOP材料作为衬底的半导体结构，以及制造SOP材料的方法。该方法包括用第一半导体层形成p型区、将p型区转变成多孔半导体材料、通过退火密封多孔半导体材料的上表面，以及在多孔半导体材料的顶上形成第二半导体层。

公开(公告)号：CN1993819B

公开(公告)日：2011-07-20

申请号：CN200580026074.1

申请日：2005-08-04

Applicant: 国际商业机器公司

Inventor： 斯蒂芬·W.·贝戴尔 ,  陈华杰 ,  基思·福格尔 ,  赖安·M.·米切尔 ,  德温德拉·K.·萨达纳

IPC: H01L21/36 ,  H01L21/20 ,  H01L31/117

CPC classification number: H01L29/1054 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02507 ,  H01L21/02532

Abstract: 公开了一种用于在SiGe上形成应变硅层的方法，其中SiGe层具有改善的导热性。在第一淀积步骤中，在衬底(10)上淀积Si或者Ge的第一层(41)；在第二淀积步骤中，在所述第一层上淀积另一种元素的第二层(42)；重复所述第一淀积步骤和第二淀积步骤，以形成具有多个Si层和多个Ge层(41-44)的组合SiGe层(50)。各Si层和各Ge层各自的厚度依据所希望的组合SiGe层的组成比确定。所述组合SiGe层(50)的特征在于Si和Ge的数字化合金具有优于Si和Ge的无序合金的导热性。该方法可以进一步包括在组合SiGe层(50)上淀积Si层(61)的步骤，所述组合SiGe层的特征在于是松弛的SiGe层，而所述Si层(61)是应变硅层。为了在SiGe层中获得更好的导热性，所述第一层和所述第二层的淀积可以使得每一层都基本上由单一同位素组成。

公开(公告)号：CN1799136A

公开(公告)日：2006-07-05

申请号：CN200480014971.6

申请日：2004-05-27

Applicant: 国际商业机器公司

Inventor： 斯蒂芬·W.·贝戴尔 ,  陈华杰 ,  安东尼·G.·多美尼古奇 ,  基思·E.·佛格尔 ,  理查德·J.·墨菲 ,  德温德拉·K.·萨达纳

IPC: H01L21/762 ,  H01L21/20 ,  H01L21/324

CPC classification number: H01L21/26506 ,  H01L21/324 ,  H01L21/7624 ,  H01L21/76254 ,  H01L29/1054

Abstract: 提供了一种制造低缺陷的基本上弛豫的绝缘体上硅锗衬底材料的方法。此方法包括首先在存在于阻挡锗扩散的阻挡层(12)顶部的第一单晶硅层(14)的表面上形成含锗层(16)。然后在接近最终硅锗合金熔点且抑制堆垛层错缺陷形成同时保持锗的温度下执行加热步骤。此加热步骤使锗能够在整个第一单晶硅层和含锗层中相互扩散，从而在阻挡层顶部形成基本上弛豫的单晶硅锗层。而且，由于在接近最终硅锗合金熔点的温度下执行加热步骤，故存在于单晶硅锗层中由于弛豫而引起的缺陷被有效地从中清除。在一个实施方案中，加热步骤包括在大约1230－1320℃下执行大约2小时的氧化过程。此实施方案提供了具有最小表面凹坑和降低了的交叉影线的SGOI衬底。

公开(公告)号：CN101000884B

公开(公告)日：2010-05-19

申请号：CN200710001824.0

申请日：2007-01-05

Applicant: 国际商业机器公司

Inventor： 德温德拉·K.·萨达纳 ,  乔尔·P.·德索扎 ,  斯蒂芬·W.·贝戴尔 ,  亚历山大·雷茨尼采克 ,  基思·爱德华·弗格尔 ,  格哈瓦姆·G.·莎赫迪 ,  托马斯·N.·亚当

IPC: H01L21/762 ,  H01L21/84 ,  H01L27/12

CPC classification number: H01L21/76243 ,  H01L29/66772 ,  H01L29/7849 ,  H01L29/78654

Abstract: 本发明提供了应变(张或压应变)绝缘体上半导体材料，其中使用单个半导体晶片和通过氧的离子注入的分离工艺。包括氧离子注入和退火的通过氧的离子注入的分离工艺在位于应变半导体层下面的材料中建立隐埋氧化物层。在一些实施方案中，渐变半导体缓冲层位于隐埋氧化物层下面，而在其他实施方案中，包含掺杂有B或C中至少一种的Si的掺杂半导体层位于隐埋氧化物层下面。

公开(公告)号：CN101120442A

公开(公告)日：2008-02-06

申请号：CN200580022513.1

申请日：2005-05-27

Applicant: 国际商业机器公司

Inventor： 托马斯·N.·亚当 ,  斯蒂芬·W.·贝戴尔 ,  乔尔·P.·德索扎 ,  基思·E.·佛格尔 ,  亚历山大·雷茨尼采克 ,  德温德拉·K.·萨达纳 ,  加瓦姆·沙赫迪

IPC: H01L21/762 ,  H01L21/20

CPC classification number: H01L21/76259 ,  Y10S438/967

Abstract: 提供一种避免晶片键合的制造应变绝缘体上硅(SSOI)衬底的成本有效和可工艺制造的方法。该方法包括在衬底上生长各种外延半导体层，其中至少一层半导体层是在应变半导体层下方的掺杂且弛豫的半导体层；借助电解阳极化过程将掺杂且弛豫的半导体层转化成多孔半导体；以及氧化将多孔半导体转化成埋置氧化物层。所述方法提供了SSOI衬底，其包括在衬底上的弛豫的半导体层；在该弛豫的半导体层上的高质量埋置氧化物层；以及在该高质量埋置氧化物层上的应变半导体层。根据本发明，弛豫的半导体层和应变半导体层具有相同的晶体学取向。

公开(公告)号：CN101000884A

公开(公告)日：2007-07-18

申请号：CN200710001824.0

申请日：2007-01-05

Applicant: 国际商业机器公司

Inventor： 德温德拉·K.·萨达纳 ,  乔尔·P.·德索扎 ,  斯蒂芬·W.·贝戴尔 ,  亚历山大·雷茨尼采克 ,  基思·爱德华·弗格尔 ,  格哈瓦姆·G.·莎赫迪 ,  托马斯·N.·亚当

IPC: H01L21/762 ,  H01L21/84 ,  H01L27/12

CPC classification number: H01L21/76243 ,  H01L29/66772 ,  H01L29/7849 ,  H01L29/78654

Abstract: 本发明提供了应变(张或压应变)绝缘体上半导体材料，其中使用单个半导体晶片和通过氧的离子注入的分离工艺。包括氧离子注入和退火的通过氧的离子注入的分离工艺在位于应变半导体层下面的材料中建立隐埋氧化物层。在一些实施方案中，渐变半导体缓冲层位于隐埋氧化物层下面，而在其他实施方案中，包含掺杂有B或C中至少一种的Si的掺杂半导体层位于隐埋氧化物层下面。

公开(公告)号：CN1993819A

公开(公告)日：2007-07-04

申请号：CN200580026074.1

申请日：2005-08-04

Applicant: 国际商业机器公司

Inventor： 斯蒂芬·W.·贝戴尔 ,  陈华杰 ,  基思·福格尔 ,  赖安·M.·米切尔 ,  德温德拉·K.·萨达纳

IPC: H01L21/36 ,  H01L21/20 ,  H01L31/117

CPC classification number: H01L29/1054 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02507 ,  H01L21/02532

Abstract: 公开了一种用于在SiGe上形成应变硅层的方法，其中SiGe层具有改善的导热性。在第一淀积步骤中，在衬底(10)上淀积Si或者Ge的第一层(41)；在第二淀积步骤中，在所述第一层上淀积另一种元素的第二层(42)；重复所述第一淀积步骤和第二淀积步骤，以形成具有多个Si层和多个Ge层(41－44)的组合SiGe层(50)。各Si层和各Ge层各自的厚度依据所希望的组合SiGe层的组成比确定。所述组合SiGe层(50)的特征在于Si和Ge的数字化合金具有优于Si和Ge的无序合金的导热性。该方法可以进一步包括在组合SiGe层(50)上淀积Si层(61)的步骤，所述组合SiGe层的特征在于是松弛的SiGe层，而所述Si层(61)是应变硅层。为了在SiGe层中获得更好的导热性，所述第一层和所述第二层的淀积可以使得每一层都基本上由单一同位素组成。