公开(公告)号：CN110416100B

公开(公告)日：2021-04-27

申请号：CN201810970491.0

申请日：2018-08-24

申请人： 台湾积体电路制造股份有限公司

发明人： 王之妤 ,  朱永祺 ,  廖思豪 ,  胡毓祥 ,  郭宏瑞

IPC分类号： H01L21/60 ,  H01L23/544

摘要： 一种形成半导体器件的方法包括：将器件管芯密封在密封材料中，在器件管芯和密封材料上方形成第一介电层，形成延伸到第一介电层中的第一再分布线以电连接至器件管芯，在第一介电层上方形成对准标记，其中，对准标记包括多个细长条，在第一再分布线和对准标记上方形成第二介电层，以及形成延伸到第二介电层中的第二再分布线以电连接至第一再分布线。使用用于对准的对准标记形成第二再分布线。本发明实施例涉及具有光栅图案的对准标记及其形成方法。

公开(公告)号：CN107342259B

公开(公告)日：2022-11-18

申请号：CN201710197165.6

申请日：2017-03-29

申请人： 台湾积体电路制造股份有限公司

发明人： 罗元彦 ,  王之妤 ,  陈俊华 ,  谢弘璋

IPC分类号： H01L21/768

摘要： 方法包括沉积蚀刻停止层于基板上；图案化蚀刻停止层，使图案化的蚀刻停止层覆盖第一区的基板，且图案化的蚀刻停止层的开口露出第二区的基板；沉积第一介电层于第一区中的蚀刻停止层上以及第二区中的基板上；图案化第一介电层，以形成第一沟槽穿过第一区中的第一介电层，且第一沟槽露出蚀刻停止层；形成金属结构于第一沟槽中；沉积第二介电层于第一区中的金属结构上以及第二区中的第一介电层上；以及进行图案化工艺，以形成第二沟槽穿过第一区中的第二介电层，并形成第三沟槽穿过第二区中的第二介电层与第一介电层。

公开(公告)号：CN110610905A

公开(公告)日：2019-12-24

申请号：CN201910288415.6

申请日：2019-04-11

申请人： 台湾积体电路制造股份有限公司

发明人： 王之妤 ,  郭宏瑞 ,  胡毓祥 ,  廖思豪 ,  朱永祺

IPC分类号： H01L23/31 ,  H01L23/522 ,  H01L23/544 ,  H01L21/48

摘要： 一种集成扇出型封装包括包封体、管芯、多个导电结构以及重布线结构。所述管芯及所述导电结构被所述包封体包封。所述导电结构环绕所述管芯。所述重布线结构设置在所述包封体上。所述重布线结构包括多个布线图案、多个导通孔及多个对准标记。所述导通孔对布线图案进行内连。所述对准标记中的至少一者实体接触所述包封体。

公开(公告)号：CN110416100A

公开(公告)日：2019-11-05

申请号：CN201810970491.0

申请日：2018-08-24

申请人： 台湾积体电路制造股份有限公司

发明人： 王之妤 ,  朱永祺 ,  廖思豪 ,  胡毓祥 ,  郭宏瑞

IPC分类号： H01L21/60 ,  H01L23/544

摘要： 一种形成半导体器件的方法包括：将器件管芯密封在密封材料中，在器件管芯和密封材料上方形成第一介电层，形成延伸到第一介电层中的第一再分布线以电连接至器件管芯，在第一介电层上方形成对准标记，其中，对准标记包括多个细长条，在第一再分布线和对准标记上方形成第二介电层，以及形成延伸到第二介电层中的第二再分布线以电连接至第一再分布线。使用用于对准的对准标记形成第二再分布线。本发明实施例涉及具有光栅图案的对准标记及其形成方法。

公开(公告)号：CN118983231A

公开(公告)日：2024-11-19

申请号：CN202410999633.1

申请日：2024-07-24

申请人： 台湾积体电路制造股份有限公司

发明人： 陈韦志 ,  王之妤 ,  王博汉 ,  胡毓祥 ,  郭宏瑞

IPC分类号： H01L21/60 ,  H01L21/56 ,  H01L23/482 ,  H01L23/485 ,  H01L23/498 ,  H01L21/48

摘要： 方法包括：在第一再分布结构上方形成金属杆；将第一器件管芯附接至第一再分布结构，第一器件管芯包括嵌入在半导体衬底中的通孔；将金属杆和第一器件管芯密封在密封剂中，密封剂的第一顶面与半导体衬底的第二顶面齐平；使第二顶面凹进以暴露通孔；在通孔周围形成介电隔离层；在介电隔离层上方形成介电层；蚀刻介电层以在介电层中形成第一开口和第二开口；在第一开口中形成第一金属通孔并且在第二开口中形成第二金属通孔；以及在介电层上方形成第二再分布结构。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN112750799A

公开(公告)日：2021-05-04

申请号：CN202010419107.5

申请日：2020-05-18

申请人： 台湾积体电路制造股份有限公司

发明人： 王之妤 ,  郭宏瑞 ,  胡毓祥 ,  廖思豪

IPC分类号： H01L23/488 ,  H01L23/31 ,  H01L23/544 ,  H01L21/50 ,  H01L21/56

摘要： 一种集成扇出型(InFO)封装件，包含包封体、管芯、多个导电结构以及重布线结构。管芯和导电结构由包封体包封。导电结构包围管芯。重布线结构安置在包封体上。重布线结构包含多个布线图案、多个导通孔以及多个对准标记。多个导通孔内连布线图案。多个对准标记中的至少一个与包封体实体接触。

公开(公告)号：CN110610905B

公开(公告)日：2021-08-06

申请号：CN201910288415.6

申请日：2019-04-11

申请人： 台湾积体电路制造股份有限公司

发明人： 王之妤 ,  郭宏瑞 ,  胡毓祥 ,  廖思豪 ,  朱永祺

IPC分类号： H01L23/31 ,  H01L23/522 ,  H01L23/544 ,  H01L21/48

摘要： 一种集成扇出型封装包括包封体、管芯、多个导电结构以及重布线结构。所述管芯及所述导电结构被所述包封体包封。所述导电结构环绕所述管芯。所述重布线结构设置在所述包封体上。所述重布线结构包括多个布线图案、多个导通孔及多个对准标记。所述导通孔对布线图案进行内连。所述对准标记中的至少一者实体接触所述包封体。

公开(公告)号：CN107342259A

公开(公告)日：2017-11-10

申请号：CN201710197165.6

申请日：2017-03-29

申请人： 台湾积体电路制造股份有限公司

发明人： 罗元彦 ,  王之妤 ,  陈俊华 ,  谢弘璋

IPC分类号： H01L21/768

CPC分类号： H01L21/823475 ,  H01L21/30604 ,  H01L21/3085 ,  H01L21/76895 ,  H01L21/823468 ,  H01L21/823481 ,  H01L23/535 ,  H01L27/088 ,  H01L29/66545 ,  H01L29/66553 ,  H01L21/76802 ,  H01L21/76805 ,  H01L21/76877

摘要： 方法包括沉积蚀刻停止层于基板上；图案化蚀刻停止层，使图案化的蚀刻停止层覆盖第一区的基板，且图案化的蚀刻停止层的开口露出第二区的基板；沉积第一介电层于第一区中的蚀刻停止层上以及第二区中的基板上；图案化第一介电层，以形成第一沟槽穿过第一区中的第一介电层，且第一沟槽露出蚀刻停止层；形成金属结构于第一沟槽中；沉积第二介电层于第一区中的金属结构上以及第二区中的第一介电层上；以及进行图案化工艺，以形成第二沟槽穿过第一区中的第二介电层，并形成第三沟槽穿过第二区中的第二介电层与第一介电层。