-
公开(公告)号：CN115565981A
公开(公告)日：2023-01-03
申请号：CN202210943802.0
申请日：2022-08-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L23/482 , H01L21/768
Abstract: 提供半导体装置结构的形成方法。方法包括提供芯片结构，其包括基板与布线结构位于基板的第一表面上。方法包括移除布线结构与孔洞相邻的第一部分，以加宽布线结构中的孔洞的第二部分。第二部分在远离基板的第一方向中的第一宽度逐渐增加。方法包括形成第一晶种层于布线结构上与孔洞中。方法包括自基板的第二表面薄化基板，直到露出孔洞中的第一晶种层。方法包括形成第二晶种层于基板的第二表面与孔洞中的第一晶种层上。
-
公开(公告)号：CN114572929A
公开(公告)日：2022-06-03
申请号：CN202210059325.1
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种形成半导体器件的方法，包括将支撑衬底接合至晶圆的半导体衬底。接合层位于支撑衬底和半导体衬底之间，并且接合至支撑衬底和半导体衬底两者。执行第一蚀刻工艺以蚀刻支撑衬底且形成贯穿支撑衬底终且止于接合层的开口。开口具有基本上直的边缘。然后蚀刻接合层。执行第二蚀刻工艺以将开口向下延伸到半导体衬底中。开口的底部是弯曲的。本发明的实施例还提供了一种半导体器件。
-
公开(公告)号：CN114572929B
公开(公告)日：2025-02-28
申请号：CN202210059325.1
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种形成半导体器件的方法，包括将支撑衬底接合至晶圆的半导体衬底。接合层位于支撑衬底和半导体衬底之间，并且接合至支撑衬底和半导体衬底两者。执行第一蚀刻工艺以蚀刻支撑衬底且形成贯穿支撑衬底终且止于接合层的开口。开口具有基本上直的边缘。然后蚀刻接合层。执行第二蚀刻工艺以将开口向下延伸到半导体衬底中。开口的底部是弯曲的。本发明的实施例还提供了一种半导体器件。
-
公开(公告)号：CN114823495A
公开(公告)日：2022-07-29
申请号：CN202210084582.0
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 方法包括：形成第一封装组件，该形成工艺包括：在第一介电层中形成第一多个开口；将第一金属材料沉积至第一多个开口中；对第一金属材料和第一介电层执行平坦化工艺，以在第一介电层中形成多个金属焊盘；以及在多个金属焊盘上选择性地沉积第二金属材料以形成多个接合焊盘。该第一多个接合焊盘包括多个金属焊盘以及第二金属材料的对应部分。该第一封装组件接合至第二封装组件。本申请的实施例还涉及封装件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN110875250A
公开(公告)日：2020-03-10
申请号：CN201910599513.1
申请日：2019-07-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 本公开涉及半导体工艺的方法及半导体结构。一般地，本公开提供了与调整电介质材料的刻蚀速率有关的示例。在实施例中，在衬底中的第一和第二沟槽中共形地沉积第一电介质材料。第一沟槽中的第一电介质材料的合并横向生长前沿在第一沟槽中形成接缝。处理电介质材料。处理使得物质分别在第一和第二沟槽中的电介质材料的第一和第二上表面上、在接缝中，并扩散到第一和第二沟槽中的相应电介质材料中。在处理之后，刻蚀相应的电介质材料。在刻蚀期间，第二沟槽中的电介质材料的刻蚀速率与第一沟槽中的电介质材料的刻蚀速率的比率通过电介质材料中的物质的存在而被改变。
-
公开(公告)号：CN113517200B
公开(公告)日：2024-06-07
申请号：CN202110314319.1
申请日：2021-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/485
Abstract: 方法包括在晶圆的第一导电部件上方形成金属晶种层，在金属晶种层上形成图案化的光刻胶，在图案化的光刻胶的开口中形成第二导电部件，以及加热晶圆以在第二导电部件和图案化的光刻胶之间产生间隙。在第二导电部件上镀保护层。该方法还包括去除图案化的光刻胶，以及蚀刻金属晶种层。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN117486171A
公开(公告)日：2024-02-02
申请号：CN202310557122.X
申请日：2023-05-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体封装及其制造方法，半导体封装包括晶粒，此晶粒包含在第一基板上的多个装置，其中第一基板包含第一浓度的掺杂剂，并且其中第一基板沿水平方向具有第一宽度。此半导体封装还包括第二基板，此第二基板与第一基板熔合，其中第二基板包含大于第一浓度的第二浓度的掺杂剂。第二基板沿水平方向具有第二宽度，其中第二宽度大于第一宽度。
-
公开(公告)号：CN110875250B
公开(公告)日：2022-07-01
申请号：CN201910599513.1
申请日：2019-07-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 本公开涉及半导体工艺的方法及半导体结构。一般地，本公开提供了与调整电介质材料的刻蚀速率有关的示例。在实施例中，在衬底中的第一和第二沟槽中共形地沉积第一电介质材料。第一沟槽中的第一电介质材料的合并横向生长前沿在第一沟槽中形成接缝。处理电介质材料。处理使得物质分别在第一和第二沟槽中的电介质材料的第一和第二上表面上、在接缝中，并扩散到第一和第二沟槽中的相应电介质材料中。在处理之后，刻蚀相应的电介质材料。在刻蚀期间，第二沟槽中的电介质材料的刻蚀速率与第一沟槽中的电介质材料的刻蚀速率的比率通过电介质材料中的物质的存在而被改变。
-
公开(公告)号：CN113517200A
公开(公告)日：2021-10-19
申请号：CN202110314319.1
申请日：2021-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/485
Abstract: 方法包括在晶圆的第一导电部件上方形成金属晶种层，在金属晶种层上形成图案化的光刻胶，在图案化的光刻胶的开口中形成第二导电部件，以及加热晶圆以在第二导电部件和图案化的光刻胶之间产生间隙。在第二导电部件上镀保护层。该方法还包括去除图案化的光刻胶，以及蚀刻金属晶种层。本申请的实施例还涉及半导体器件及其形成方法。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.028 seconds)
