-
公开(公告)号：CN109755204A
公开(公告)日：2019-05-14
申请号：CN201810101863.6
申请日：2018-02-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/60
Abstract: 本发明提供一种微连接结构。所述微连接结构包括凸块下金属(UBM)接垫、凸块及绝缘环。所述凸块下金属接垫电连接到衬底的至少一个金属触点。所述凸块设置在凸块下金属接垫上且与凸块下金属接垫电连接。所述绝缘环环绕凸块及凸块下金属接垫。所述凸块与绝缘环隔开一距离且所述凸块被绝缘环与凸块之间的间隙隔离。
-
公开(公告)号：CN115497915A
公开(公告)日：2022-12-20
申请号：CN202210086111.3
申请日：2022-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/48
Abstract: 本发明实施例提供一种集成电路结构包括半导体衬底、钝化层、第一保护层及第二保护层。钝化层设置于半导体衬底之上。第一保护层设置于钝化层之上。第二保护层设置于第一保护层之上，其中第一保护层的边界框限于第二保护层内。
-
公开(公告)号：CN109755204B
公开(公告)日：2023-05-16
申请号：CN201810101863.6
申请日：2018-02-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/60
Abstract: 本发明提供一种微连接结构。所述微连接结构包括凸块下金属(UBM)接垫、凸块及绝缘环。所述凸块下金属接垫电连接到衬底的至少一个金属触点。所述凸块设置在凸块下金属接垫上且与凸块下金属接垫电连接。所述绝缘环环绕凸块及凸块下金属接垫。所述凸块与绝缘环隔开一距离且所述凸块被绝缘环与凸块之间的间隙隔离。
-
公开(公告)号：CN113628976A
公开(公告)日：2021-11-09
申请号：CN202110378733.9
申请日：2021-04-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置的形成方法，包括：提供基板；形成掩膜层于基板的表面之上，掩膜层具有开口位于表面的部分之上；沉积导电层于表面的部分及掩膜层之上；移除掩膜层及掩膜层之上的导电层，在移除掩膜层及掩膜层之上的导电层之后，在表面的部分之上余留的导电层形成导电垫，且导电垫的宽度朝着基板增加；以及通过焊料层接合装置至导电垫，导电垫埋藏于焊料层中。
-
公开(公告)号：CN113517200B
公开(公告)日：2024-06-07
申请号：CN202110314319.1
申请日：2021-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/485
Abstract: 方法包括在晶圆的第一导电部件上方形成金属晶种层，在金属晶种层上形成图案化的光刻胶，在图案化的光刻胶的开口中形成第二导电部件，以及加热晶圆以在第二导电部件和图案化的光刻胶之间产生间隙。在第二导电部件上镀保护层。该方法还包括去除图案化的光刻胶，以及蚀刻金属晶种层。本申请的实施例还涉及半导体器件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN111261631B
公开(公告)日：2022-12-13
申请号：CN201911211799.8
申请日：2019-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 形成半导体器件的方法包括在衬底上沉积多个层，图案化位于多个层上面的第一掩模，以及使用第一掩模对多个层实施第一蚀刻工艺。该方法还包括沿着第一掩模的侧壁和多个层的侧壁形成聚合物材料，以及去除聚合物材料。该方法还包括使用剩余的第一掩模对多个层实施第二蚀刻工艺，其中，在第二蚀刻工艺终止之后，多个层的组合侧壁轮廓包括第一部分和第二部分，并且第一部分的第一角度和第二部分的第二角度彼此不同。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN114988345A
公开(公告)日：2022-09-02
申请号：CN202110504850.5
申请日：2021-05-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 微机电系统(MEMS)包括：包含电子电路的电路衬底，具有凹槽的支撑衬底，设置在电路衬底和支撑衬底之间的接合层，穿过电路衬底至凹槽的贯穿孔，设置在电路衬底的前侧上的第一导电层，以及设置在凹槽的内壁上的第二导电层。第一导电层延伸至贯穿孔中，并且第二导电层延伸至贯穿孔中并耦合至第一导电层。本申请的实施例还提供了制造微机电系统的方法。
-
公开(公告)号：CN110970311B
公开(公告)日：2022-08-05
申请号：CN201910925482.4
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/488
Abstract: 形成集成电路结构的方法包括在金属焊盘上方形成图案化的钝化层，其中，金属焊盘的顶面通过图案化的钝化层中的第一开口露出，并且在图案化的钝化层上方施加聚合物层。聚合物层基本上不含N‑甲基‑2‑吡咯烷酮(NMP)，并且包括作为溶剂的脂族酰胺。该方法还包括对聚合物层执行曝光工艺，对聚合物层执行显影工艺以在聚合物层中形成第二开口，其中，金属焊盘的顶面暴露于第二开口，烘烤聚合物，并且形成具有延伸到第二开口中的通孔部分的导电区域。本发明的实施例还涉及集成电路结构。
-
公开(公告)号：CN113517200A
公开(公告)日：2021-10-19
申请号：CN202110314319.1
申请日：2021-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/485
Abstract: 方法包括在晶圆的第一导电部件上方形成金属晶种层，在金属晶种层上形成图案化的光刻胶，在图案化的光刻胶的开口中形成第二导电部件，以及加热晶圆以在第二导电部件和图案化的光刻胶之间产生间隙。在第二导电部件上镀保护层。该方法还包括去除图案化的光刻胶，以及蚀刻金属晶种层。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN111261631A
公开(公告)日：2020-06-09
申请号：CN201911211799.8
申请日：2019-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 形成半导体器件的方法包括在衬底上沉积多个层，图案化位于多个层上面的第一掩模，以及使用第一掩模对多个层实施第一蚀刻工艺。该方法还包括沿着第一掩模的侧壁和多个层的侧壁形成聚合物材料，以及去除聚合物材料。该方法还包括使用剩余的第一掩模对多个层实施第二蚀刻工艺，其中，在第二蚀刻工艺终止之后，多个层的组合侧壁轮廓包括第一部分和第二部分，并且第一部分的第一角度和第二部分的第二角度彼此不同。本发明的实施例还涉及半导体器件。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.029 seconds)
