-
公开(公告)号：CN113135549B
公开(公告)日：2025-01-07
申请号：CN202110047525.0
申请日：2021-01-14
Applicant: 台湾积体电路制造股份有限公司
IPC: B81C1/00 , B81B7/02 , H10H20/85 , H01L25/075
Abstract: 本公开实施例提供一种半导体装置的形成方法及半导体装置。半导体装置的形成方法包含将第一半导体基板的第一表面接合至第二半导体基板的第一表面，且在第一半导体基板的第一区中形成一空腔，其中形成空腔包括：供应钝化气体混合物，在空腔的底表面及多个侧壁上沉积钝化层，其中在钝化层的沉积时，钝化层在空腔的底表面上的沉积速率与钝化层在空腔的多个侧壁上的沉积速率相同；以及使用蚀刻气体蚀刻第一半导体基板的第一区，其中蚀刻气体是与钝化气体混合物同时供应，蚀刻第一半导体基板的第一区包括在垂直方向蚀刻的速率大于在水平方向蚀刻的速率。
-
公开(公告)号：CN109755204B
公开(公告)日：2023-05-16
申请号：CN201810101863.6
申请日：2018-02-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/60
Abstract: 本发明提供一种微连接结构。所述微连接结构包括凸块下金属(UBM)接垫、凸块及绝缘环。所述凸块下金属接垫电连接到衬底的至少一个金属触点。所述凸块设置在凸块下金属接垫上且与凸块下金属接垫电连接。所述绝缘环环绕凸块及凸块下金属接垫。所述凸块与绝缘环隔开一距离且所述凸块被绝缘环与凸块之间的间隙隔离。
-
公开(公告)号：CN113628976A
公开(公告)日：2021-11-09
申请号：CN202110378733.9
申请日：2021-04-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置的形成方法，包括：提供基板；形成掩膜层于基板的表面之上，掩膜层具有开口位于表面的部分之上；沉积导电层于表面的部分及掩膜层之上；移除掩膜层及掩膜层之上的导电层，在移除掩膜层及掩膜层之上的导电层之后，在表面的部分之上余留的导电层形成导电垫，且导电垫的宽度朝着基板增加；以及通过焊料层接合装置至导电垫，导电垫埋藏于焊料层中。
-
公开(公告)号：CN113140536B
公开(公告)日：2025-04-22
申请号：CN202110030332.4
申请日：2021-01-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L21/768 , H01L21/3065
Abstract: 本公开涉及一种半导体装置及其形成方法。公开了一种贯孔，包括在第一区域中具有第一开孔且在第二区域中具有第二开孔的侧壁，也公开了上述贯孔的形成方法。在一个实施例中，半导体装置包含：第一基板；以及贯孔，延伸穿过基板，基板包含：多个第一开孔，在基板的第一区域中邻近贯孔；以及多个第二开孔，在基板的第二区域中邻近贯孔，多个第一开孔的每个开孔具有第一深度，多个第二开孔的每个开孔具有第二深度，第一深度大于第二深度。
-
Patent Agency Ranking
公开(公告)号：CN111261631B
公开(公告)日：2022-12-13
申请号：CN201911211799.8
申请日：2019-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 形成半导体器件的方法包括在衬底上沉积多个层，图案化位于多个层上面的第一掩模，以及使用第一掩模对多个层实施第一蚀刻工艺。该方法还包括沿着第一掩模的侧壁和多个层的侧壁形成聚合物材料，以及去除聚合物材料。该方法还包括使用剩余的第一掩模对多个层实施第二蚀刻工艺，其中，在第二蚀刻工艺终止之后，多个层的组合侧壁轮廓包括第一部分和第二部分，并且第一部分的第一角度和第二部分的第二角度彼此不同。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN111261631A
公开(公告)日：2020-06-09
申请号：CN201911211799.8
申请日：2019-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 形成半导体器件的方法包括在衬底上沉积多个层，图案化位于多个层上面的第一掩模，以及使用第一掩模对多个层实施第一蚀刻工艺。该方法还包括沿着第一掩模的侧壁和多个层的侧壁形成聚合物材料，以及去除聚合物材料。该方法还包括使用剩余的第一掩模对多个层实施第二蚀刻工艺，其中，在第二蚀刻工艺终止之后，多个层的组合侧壁轮廓包括第一部分和第二部分，并且第一部分的第一角度和第二部分的第二角度彼此不同。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN113140536A
公开(公告)日：2021-07-20
申请号：CN202110030332.4
申请日：2021-01-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L21/768 , H01L21/3065
Abstract: 本公开涉及一种半导体装置及其形成方法。公开了一种贯孔，包括在第一区域中具有第一开孔且在第二区域中具有第二开孔的侧壁，也公开了上述贯孔的形成方法。在一个实施例中，半导体装置包含：第一基板；以及贯孔，延伸穿过基板，基板包含：多个第一开孔，在基板的第一区域中邻近贯孔；以及多个第二开孔，在基板的第二区域中邻近贯孔，多个第一开孔的每个开孔具有第一深度，多个第二开孔的每个开孔具有第二深度，第一深度大于第二深度。
-
公开(公告)号：CN113135549A
公开(公告)日：2021-07-20
申请号：CN202110047525.0
申请日：2021-01-14
Applicant: 台湾积体电路制造股份有限公司
IPC: B81C1/00 , B81B7/02 , H01L33/48 , H01L25/075
Abstract: 本公开实施例提供一种半导体装置的形成方法及半导体装置。半导体装置的形成方法包含将第一半导体基板的第一表面接合至第二半导体基板的第一表面，且在第一半导体基板的第一区中形成一空腔，其中形成空腔包括：供应钝化气体混合物，在空腔的底表面及多个侧壁上沉积钝化层，其中在钝化层的沉积时，钝化层在空腔的底表面上的沉积速率与钝化层在空腔的多个侧壁上的沉积速率相同；以及使用蚀刻气体蚀刻第一半导体基板的第一区，其中蚀刻气体是与钝化气体混合物同时供应，蚀刻第一半导体基板的第一区包括在垂直方向蚀刻的速率大于在水平方向蚀刻的速率。
-
公开(公告)号：CN109755204A
公开(公告)日：2019-05-14
申请号：CN201810101863.6
申请日：2018-02-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/60
Abstract: 本发明提供一种微连接结构。所述微连接结构包括凸块下金属(UBM)接垫、凸块及绝缘环。所述凸块下金属接垫电连接到衬底的至少一个金属触点。所述凸块设置在凸块下金属接垫上且与凸块下金属接垫电连接。所述绝缘环环绕凸块及凸块下金属接垫。所述凸块与绝缘环隔开一距离且所述凸块被绝缘环与凸块之间的间隙隔离。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.024 seconds)
