-
公开(公告)号：CN103151296B
公开(公告)日：2015-11-18
申请号：CN201210208661.4
申请日：2012-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
CPC classification number: H01L21/764 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件包括半导体衬底和覆盖半导体衬底的低K介电层。低K介电层的第一部分包括介电材料，并且低K介电层的第二部分包括气隙，其中，第一部分和第二部分彼此横向设置。还公开了形成低K介电层的一种方法，包括：在半导体衬底上方形成介电层；形成多个气隙，多个气隙在介电层中彼此横向设置；以及在介电层和气隙上方形成覆盖层。本发明还提供了部分气隙低K沉积的集成技术。
-
公开(公告)号：CN103151296A
公开(公告)日：2013-06-12
申请号：CN201210208661.4
申请日：2012-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
CPC classification number: H01L21/764 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件包括半导体衬底和覆盖半导体衬底的低K介电层。低K介电层的第一部分包括介电材料，并且低K介电层的第二部分包括气隙，其中，第一部分和第二部分彼此横向设置。还公开了形成低K介电层的一种方法，包括：在半导体衬底上方形成介电层；形成多个气隙，多个气隙在介电层中彼此横向设置；以及在介电层和气隙上方形成覆盖层。本发明还提供了部分气隙低K沉积的集成技术。
-
公开(公告)号：CN109786202A
公开(公告)日：2019-05-21
申请号：CN201811360314.7
申请日：2018-11-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开描述示例性的在反应器中的蚀刻工艺，即描述了一种以反应器进行蚀刻的方法以及一种蚀刻系统，此反应器包括喷淋头及静电吸座，此静电吸座配置以接收射频功率。喷淋头包括顶板及底板，顶板及底板具有接收进气的一或多个气体通道。此方法可包括(1)旋转喷淋头的顶板或底板至第一位置，以容许气体流动通过喷淋头；(2)实施表面改质周期，包括：施加负直流偏压至喷淋头、施加射频功率信号至晶圆吸座；及(3)实施蚀刻周期，包括：从静电吸座去除负直流偏压，且降低施加至晶圆吸座的射频功率信号。
-
公开(公告)号：CN108987232A
公开(公告)日：2018-12-11
申请号：CN201810551704.6
申请日：2018-05-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01J37/32
Abstract: 本公开一实施例提供一种蚀刻方法，包括在吸盘上安装晶圆，吸盘设置在蚀刻系统的腔室中，晶圆被聚焦环包围。当蚀刻部分晶圆时，通过将聚焦环相对于晶圆的垂直位置调整到第一期望垂直位置，以将蚀刻方向调整到第一期望蚀刻方向。当蚀刻部分晶圆时，通过将聚焦环相对于晶圆的垂直位置调整到第二期望垂直位置，以将蚀刻方向调整到第二期望蚀刻方向，第二期望垂直位置与第一期望垂直位置不同，第二期望蚀刻方向与第一期望蚀刻方向不同。
-
公开(公告)号：CN108807263A
公开(公告)日：2018-11-13
申请号：CN201711350343.0
申请日：2017-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522 , H01L23/528
CPC classification number: H01L21/76849 , H01L21/4828 , H01L21/743 , H01L23/5226 , H01L23/53295 , H01L2224/05093 , H01L21/76802 , H01L23/528 , H01L2221/101
Abstract: 一种形成半导体结构的方法包括：在衬底上形成蚀刻停止层；在蚀刻停止层上方形成金属氧化物层；以及在金属氧化物层上形成层间介电(ILD)层。该方法进一步包括在ILD层上方形成沟槽蚀刻开口，在沟槽蚀刻开口上方形成覆盖层，以及在覆盖层上方形成通孔蚀刻开口。本发明实施例涉及互连结构的蚀刻轮廓控制。
-
Patent Agency Ranking
公开(公告)号：CN109427660B
公开(公告)日：2021-09-10
申请号：CN201811003088.7
申请日：2018-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528 , H01L23/532
Abstract: 在衬底上方形成多孔介电层，在多孔介电层上方形成抗反射层；在抗反射层上方形成第一硬掩模。使用抗反射层和第一硬掩模作为掩模材料，在多孔介电层内形成通孔开口和沟槽开口。在形成沟槽开口和通孔开口之后，去除第一硬掩模。在开口内形成互连件，并且互连件具有介于约70°和约80°之间的轮廓角以及介于约65％和约70％之间的深度比。本发明的实施例涉及半导体器件及其制造方法。
-
公开(公告)号：CN109216196A
公开(公告)日：2019-01-15
申请号：CN201810409528.2
申请日：2018-05-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/768
Abstract: 提供内连线结构与其形成方法。方法包括形成开口于介电层与蚀刻停止层中，其中开口只部分地延伸穿过蚀刻停止层。方法亦包括产生真空环境于装置周围。在产生真空环境于装置周围之后，方法包括蚀刻穿过蚀刻停止层，以延伸开口并露出第一导电结构。方法亦包括形成第二导电结构于开口中。
-
公开(公告)号：CN106024617A
公开(公告)日：2016-10-12
申请号：CN201510569363.1
申请日：2015-09-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3065 , C23F1/12
CPC classification number: H01L21/76814 , H01L21/02063 , H01L21/31116 , H01L21/76897 , H01L2221/1063 , H01L21/3065 , C23F1/12
Abstract: 本发明提供了一种制造半导体器件的方法。方法包括：提供半导体衬底；在半导体衬底中至少部分地形成导电区；在衬底上方形成介电层；在介电层上方形成硬掩模，硬掩模具有位于导电区上方的开口；通过第一蚀刻气体干蚀刻介电层以形成凹进的部件，其中，因此在凹进的部件的底部处暴露出导电区的表面，并且在凹进的部件的内表面处形成副产物膜；以及通过第二蚀刻气体干蚀刻介电层，其中，第二蚀刻气体与副产物膜和导电区化学反应，并且因此在凹进的部件的底部周围构建牺牲层。本发明还涉及制造半导体器件的干蚀刻气体和方法。
-
公开(公告)号：CN109786202B
公开(公告)日：2021-09-17
申请号：CN201811360314.7
申请日：2018-11-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开描述示例性的在反应器中的蚀刻工艺，即描述了一种以反应器进行蚀刻的方法以及一种蚀刻系统，此反应器包括喷淋头及静电吸座，此静电吸座配置以接收射频功率。喷淋头包括顶板及底板，顶板及底板具有接收进气的一或多个气体通道。此方法可包括(1)旋转喷淋头的顶板或底板至第一位置，以容许气体流动通过喷淋头；(2)实施表面改质周期，包括：施加负直流偏压至喷淋头、施加射频功率信号至晶圆吸座；及(3)实施蚀刻周期，包括：从静电吸座去除负直流偏压，且降低施加至晶圆吸座的射频功率信号。
-
公开(公告)号：CN106024617B
公开(公告)日：2019-08-09
申请号：CN201510569363.1
申请日：2015-09-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3065 , C23F1/12
CPC classification number: H01L21/76814 , H01L21/02063 , H01L21/31116 , H01L21/76897 , H01L2221/1063
Abstract: 本发明提供了一种制造半导体器件的方法。方法包括：提供半导体衬底；在半导体衬底中至少部分地形成导电区；在衬底上方形成介电层；在介电层上方形成硬掩模，硬掩模具有位于导电区上方的开口；通过第一蚀刻气体干蚀刻介电层以形成凹进的部件，其中，因此在凹进的部件的底部处暴露出导电区的表面，并且在凹进的部件的内表面处形成副产物膜；以及通过第二蚀刻气体干蚀刻介电层，其中，第二蚀刻气体与副产物膜和导电区化学反应，并且因此在凹进的部件的底部周围构建牺牲层。本发明还涉及制造半导体器件的干蚀刻气体和方法。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.026 seconds)
