公开(公告)号：CN113314461B

公开(公告)日：2024-11-01

申请号：CN202110618776.X

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚欣洁 ,  卡罗斯·H·迪雅兹 ,  蔡政勋 ,  李忠儒 ,  黄建桦 ,  田希文 ,  眭晓林 ,  包天一 ,  吴永旭

IPC: H01L21/768

Abstract: 本申请实施例涉及用于互连方案的方法。一种制造半导体装置的方法，所述方法包含：形成第一电介质层于衬底上；形成第一沟槽于所述第一电介质层中；形成金属线于所述第一沟槽中；去除所述金属线的第一部分以形成第二沟槽，并去除所述金属线的第二部分以形成第三沟槽；所述金属线的第三部分安置在所述第二沟槽与所述第三沟槽之间。所述方法还包含形成第二电介质层于所述第二沟槽和所述第三沟槽内。

公开(公告)号：CN110828304B

公开(公告)日：2022-05-06

申请号：CN201911157833.8

申请日：2014-12-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡政勋 ,  吴永旭 ,  黄琮闵 ,  李忠儒 ,  包天一 ,  眭晓林

IPC: H01L21/033 ,  H01L21/308 ,  H01L21/768

Abstract: 本发明的实施例为形成半导体器件的方法和图案化半导体器件的方法。一个实施例为形成半导体器件的方法，该方法包括在半导体器件层上方形成第一硬掩模层，第一硬掩模层包括含金属材料，在第一硬掩模层上方形成第二硬掩模层，以及在第二硬掩模层上方形成第一组含金属间隔件。该方法进一步包括使用第一组含金属间隔件作为掩模来图案化第二硬掩模层，在图案化后的第二硬掩模层的侧壁上形成第二组含金属间隔件，以及采用第二组含金属间隔件作为掩模来图案化第一硬掩模层。本发明还提供自对齐双间隔件图案化工艺。

公开(公告)号：CN104701247B

公开(公告)日：2017-11-24

申请号：CN201410738353.1

申请日：2014-12-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄琮闵 ,  李忠儒 ,  吴永旭

IPC: H01L21/768

CPC classification number: H01L21/0338 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/31056 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/32 ,  H01L21/3212 ,  H01L21/76802 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/53228 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种方法包括在目标层上方形成芯轴层；以及蚀刻芯轴层以形成芯轴。芯轴的顶部宽度大于相应的底部宽度，并且芯轴限定位于芯轴层中的第一开口。第一开口呈I形并且包括两个平行部分和互连两个平行部分的连接部分。在第一开口的侧壁上形成间隔件。间隔件填充连接部分，其中，两个平行部分中的每个的中心部分未被间隔件填充。使第一开口的未被间隔件填充的部分延伸至目标层内。本发明涉及使用喇叭形间隔件的沟槽结构。

公开(公告)号：CN106373921A

公开(公告)日：2017-02-01

申请号：CN201510853081.4

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚欣洁 ,  卡罗斯·H·迪雅兹 ,  蔡政勋 ,  李忠儒 ,  黄建桦 ,  田希文 ,  眭晓林 ,  包天一 ,  吴永旭

IPC: H01L21/768

CPC classification number: H01L23/528 ,  H01L21/32133 ,  H01L21/32136 ,  H01L21/32139 ,  H01L21/7682 ,  H01L21/76883 ,  H01L21/76885 ,  H01L23/5226 ,  H01L23/53233 ,  H01L23/53295 ,  H01L21/76877 ,  H01L21/76802

Abstract: 本发明涉及用于互连方案的方法。具体的，本发明提供一种制造半导体装置的方法，所述方法包含：形成第一电介质层于衬底上；形成第一沟槽于所述第一电介质层中；形成金属线于所述第一沟槽中；去除所述金属线的第一部分以形成第二沟槽，并去除所述金属线的第二部分以形成第三沟槽；所述金属线的第三部分安置在所述第二沟槽与所述第三沟槽之间。所述方法还包含形成第二电介质层于所述第二沟槽和所述第三沟槽内。

公开(公告)号：CN113314461A

公开(公告)日：2021-08-27

申请号：CN202110618776.X

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚欣洁 ,  卡罗斯·H·迪雅兹 ,  蔡政勋 ,  李忠儒 ,  黄建桦 ,  田希文 ,  眭晓林 ,  包天一 ,  吴永旭

IPC: H01L21/768

Abstract: 本申请实施例涉及用于互连方案的方法。一种制造半导体装置的方法，所述方法包含：形成第一电介质层于衬底上；形成第一沟槽于所述第一电介质层中；形成金属线于所述第一沟槽中；去除所述金属线的第一部分以形成第二沟槽，并去除所述金属线的第二部分以形成第三沟槽；所述金属线的第三部分安置在所述第二沟槽与所述第三沟槽之间。所述方法还包含形成第二电介质层于所述第二沟槽和所述第三沟槽内。

公开(公告)号：CN110648993A

公开(公告)日：2020-01-03

申请号：CN201910305550.7

申请日：2019-04-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李劭宽 ,  黄心岩 ,  吴永旭 ,  李承晋 ,  陈海清 ,  眭晓林

IPC: H01L23/522 ,  H01L21/48

Abstract: 本发明的实施例提供了半导体器件及其形成方法。提供包括第一导电部件和围绕第一导电部件的第一层间电介质(ILD)的结构。在第一导电部件上但不在第一ILD上形成自组装层。在第一ILD上方但不在第一导电部件上方形成第一介电层。在第一导电部件上方和第一ILD上方形成第二ILD。在第二ILD中蚀刻开口。开口至少部分地与第一导电部件对准。第一介电层保护位于其下面的第一ILD的部分免受蚀刻。用导电材料填充开口，以在开口中形成第二导电部件。

公开(公告)号：CN106486419B

公开(公告)日：2019-07-19

申请号：CN201510860265.3

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张钰声 ,  吴佳典 ,  吴永旭

IPC: H01L21/768

CPC classification number: H01L21/0337

Abstract: 一种半导体装置的制造方法，包括在材料层上方形成硬质遮罩(HM)堆叠，此HM堆叠具有第一、第二、第三及第四HM层。方法亦包括在第四HM层中形成第一沟槽、在第一沟槽中形成第一间隔垫，在第四HM层中形成第二沟槽，藉由使用第三HM层作为蚀刻终止层移除第一间隔垫的至少一部分以形成切口，移除由第一沟槽、第二沟槽及切口所曝露的第三及第二HM层的一部分以分别形成延伸的第一、第二沟槽及延伸的切口。方法亦包括在延伸的第一、第二沟槽及延伸的切口形成第二间隔垫且移除第二HM层的另一部分以形成第三沟槽。本发明使用硬质遮罩堆叠以在顶部两个HM层形成切口，避免底部HM层曝露于形成沟槽切口的蚀刻工艺。改进工艺视窗并提供形成沟槽及沟槽切口的稳固工艺。

公开(公告)号：CN104701247A

公开(公告)日：2015-06-10

申请号：CN201410738353.1

申请日：2014-12-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄琮闵 ,  李忠儒 ,  吴永旭

IPC: H01L21/768

CPC classification number: H01L21/0338 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/31056 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/32 ,  H01L21/3212 ,  H01L21/76802 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/53228 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种方法包括在目标层上方形成芯轴层；以及蚀刻芯轴层以形成芯轴。芯轴的顶部宽度大于相应的底部宽度，并且芯轴限定位于芯轴层中的第一开口。第一开口呈I形并且包括两个平行部分和互连两个平行部分的连接部分。在第一开口的侧壁上形成间隔件。间隔件填充连接部分，其中，两个平行部分中的每个的中心部分未被间隔件填充。使第一开口的未被间隔件填充的部分延伸至目标层内。本发明涉及使用喇叭形间隔件的沟槽结构。

公开(公告)号：CN104658893A

公开(公告)日：2015-05-27

申请号：CN201410103302.1

申请日：2014-03-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚欣洁 ,  李忠儒 ,  吴永旭 ,  包天一 ,  眭晓林

IPC: H01L21/033 ,  G03F7/00

CPC classification number: H01L21/0274 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76805 ,  H01L21/76816 ,  H01L21/76879 ,  H01L2224/29575 ,  H01L2224/37572 ,  H01L2225/1058

Abstract: 本发明的方法包括实施双重图案化工艺以形成第一芯轴、第二芯轴和第三芯轴，其中，第二芯轴位于第一芯轴和第三芯轴之间，以及蚀刻第二芯轴以将第二芯轴切割成第四芯轴和第五芯轴，其中，通过开口将第四芯轴与第五芯轴分隔开。在第一芯轴、第三芯轴、第四芯轴和第五芯轴的侧壁上形成间隔件层，其中，间隔件层完全填充开口。去除间隔件层的水平部分，而不去除间隔件层的垂直部分。将第一芯轴、第三芯轴、第四芯轴、第五芯轴和间隔件层的垂直部分用作蚀刻掩模以蚀刻目标层，从而在目标层中形成沟槽。使用填充材料填充该沟槽。本发明还提供具有减小的间距和线间隔的集成电路及其形成方法。

公开(公告)号：CN102646666A

公开(公告)日：2012-08-22

申请号：CN201110332241.2

申请日：2011-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴永旭 ,  吕新贤 ,  包天一 ,  眭晓林

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/321 ,  H01L21/3105

CPC classification number: H01L21/3212 ,  H01L21/02203 ,  H01L21/02348 ,  H01L21/31144 ,  H01L21/7682 ,  H01L21/76825 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/7684 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2221/1047 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本公开提供实施金属化学-机械抛光(CMP)而不会带来镶嵌结构的铜和介电薄层的显著损失的机理。机理使用由带有致孔剂的低-k介电薄层制成的金属CMP停止层，其显著降低了金属CMP对金属CMP停止层的移除速率。固化(或固化)后金属CMP停止层转化成多孔低-k介电薄层从而移除或转化致孔剂。金属CMP停止层的低-k值(例如等于或小于约2.6)使得使用金属CMP停止层对RC延迟的影响从最小到无。另外，CMP停止层防止下面的多孔低-k介电薄层暴露在CMP研磨液中的水，有机化合物，和流动离子中。