-
公开(公告)号：CN103081226A
公开(公告)日：2013-05-01
申请号：CN201180041954.1
申请日：2011-08-30
Applicant: 卡西欧计算机株式会社 , 国立大学法人电气通信大学
Abstract: 多频圆极化天线(100)由基板和多频天线(900、901)构成。多频天线(900、901)由天线元件(120、220、320、420)、旁路电感器用导体(170、270、370、470)、串联电容器用导体(160a、160b、260a、260b、360a、360b、460a、460b)、串联电感器用导体(140、240、340、440)、中心点(199)、以及输入输出端子(110、210、310、410)构成，通过多频天线(900、901)的旁路电感器用导体(170、270、370、470)在其中心点(199)处大致垂直地连接构成多频圆极化天线(100)。
-
公开(公告)号：CN102598411A
公开(公告)日：2012-07-18
申请号：CN201180004411.2
申请日：2011-02-22
Applicant: 卡西欧计算机株式会社 , 国立大学法人电气通信大学
Abstract: 本发明提供了一种多频天线，包括：基底；天线元件；并联电感器导体；串联电容器导体；串联电感器导体；连接点和输入/输出端。天线元件配置在基底上，并经由并联电感器导体电连接至连接点。天线元件与面对串联电容器导体的部分一起形成电容器，并且经由这些电容器和串联电感器导体电连接至输入/输出端。
-
公开(公告)号：CN103081226B
公开(公告)日：2015-05-13
申请号：CN201180041954.1
申请日：2011-08-30
Applicant: 卡西欧计算机株式会社 , 国立大学法人电气通信大学
Abstract: 多频圆极化天线(100)由基板和多频天线(900、901)构成。多频天线(900、901)由天线元件(120、220、320、420)、旁路电感器用导体(170、270、370、470)、串联电容器用导体(160a、160b、260a、260b、360a、360b、460a、460b)、串联电感器用导体(140、240、340、440)、中心点(199)、以及输入输出端子(110、210、310、410)构成，通过多频天线(900、901)的旁路电感器用导体(170、270、370、470)在其中心点(199)处大致垂直地连接构成多频圆极化天线(100)。
-
公开(公告)号：CN101320726A
公开(公告)日：2008-12-10
申请号：CN200810088198.8
申请日：2008-02-13
Applicant: 卡西欧计算机株式会社
Inventor： 青木由隆
IPC: H01L23/552 , H01L23/31 , H01L27/04 , H01L23/522 , H01L21/00 , H01L21/56 , H01L21/822
CPC classification number: H01L23/552 , H01L23/3114 , H01L23/525 , H01L23/645 , H01L24/03 , H01L24/05 , H01L24/94 , H01L2224/0401 , H01L2224/13 , H01L2224/94 , H01L2924/01005 , H01L2924/01027 , H01L2924/01029 , H01L2924/0103 , H01L2924/01046 , H01L2924/01072 , H01L2924/01073 , H01L2924/01078 , H01L2924/14 , H01L2224/03 , H01L2924/00
Abstract: 本发明涉及混入磁性体粉末的半导体装置及其制造方法。根据本发明，因为由在树脂中混入了磁性体粉末的材料形成密封膜，所以借助于密封膜中的磁性体粉末，能够抑制从半导体基板上表面侧的集成电路到外部、或者与其相反地从外部到半导体基板上表面侧的集成电路的干扰电磁辐射噪音。另外，通过在包括螺旋形状薄膜电感元件的被称为CSP的半导体装置中，在半导体基板和薄膜电感元件之间设置由在树脂中混入了磁性体粉末的材料所形成的磁性膜，能够降低由半导体基板中产生的涡流所引起的薄膜电感元件的涡流损耗。
-
公开(公告)号：CN1320646C
公开(公告)日：2007-06-06
申请号：CN02105749.4
申请日：2002-04-16
Applicant: 卡西欧计算机株式会社 , 冲电气工业株式会社
Inventor： 青木由隆
IPC: H01L23/522 , H01L27/00 , H01L21/60 , H01L21/768
CPC classification number: H01L24/17 , H01L21/56 , H01L23/3114 , H01L23/5222 , H01L23/5227 , H01L24/14 , H01L2223/6677 , H01L2224/05001 , H01L2224/05008 , H01L2224/05022 , H01L2224/05569 , H01L2224/05571 , H01L2224/13099 , H01L2224/16 , H01L2924/01004 , H01L2924/01005 , H01L2924/01013 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01056 , H01L2924/01073 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/1423 , H01L2924/30107 , Y10S438/957 , H01L2224/05647 , H01L2924/00014 , H01L2224/05666 , H01L2224/05124
Abstract: 一种半导体器件，包括：半导体基衬(1)，其上形成电路元件和多个连接盘(2，2A，2B)；第一柱状电极(6)，电连接到所述多个连接盘中的至少一个第一连接盘(2)上而形成；至少一个第一导电层(5-1)，连接到所述多个连接盘中的至少一个第二连接盘(2A)上而形成；封装膜(7)，由树脂制成，并形成在所述半导体基衬上的至少所述第一柱状电极周围及所述第一导电层上；至少一个第二导电层(5-2，8，12)，形成在封装膜上，面对所述第一导电层，并被设置为向外暴露；和至少一个无源元件，由所述第一和第二导电层形成。
-
Patent Agency Ranking
公开(公告)号：CN1685502A
公开(公告)日：2005-10-19
申请号：CN200380100133.6
申请日：2003-11-18
Applicant: 卡西欧计算机株式会社
IPC: H01L23/31 , H01L23/522 , H01L23/528
CPC classification number: H01L23/3114 , H01L23/5222 , H01L23/528 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 在半导体衬底1上配置连接焊盘2、绝缘膜、接地层6、保护膜、第一到第三线路7，8，9、以及线路上的接线柱S0、S1、G、D。在此情况下，第一线路7发送高频信号，并且用于抑制高频信号衰减的虚设焊盘部分7b和虚设接线柱D配置在线路的中间，并且不连接到外部电路。在接线柱S0、D下部接地层6中配置用于减少浮置电容的开口。
-
公开(公告)号：CN1338779A
公开(公告)日：2002-03-06
申请号：CN01125581.1
申请日：2001-08-13
Applicant: IEP技术株式会社 , 卡西欧计算机株式会社
CPC classification number: H01L23/5227 , H01L23/3114 , H01L23/5223 , H01L27/08 , H01L27/0805 , H01L28/20 , H01L28/40 , H01L2924/0002 , H01L2924/1423 , H01L2924/19041 , H01L2924/00
Abstract: 在包括多个连接焊盘的半导体衬底的电路元件形成区域上,层积形成薄膜无源元件,该薄膜无源元件包括由多个导体层和介质层形成的电容元件或由已构图的导体层形成的电感元件的至少其中之一,并与电路元件形成区域的电路元件连接,可以缩小芯片面积,并且内置RF功能所需的无源元件,所以可以实现缩小具有无线I/F功能的模块尺寸。薄膜无源元件在半导体晶片上通过插入绝缘膜来形成,电容元件层积第1导体层、介质层和第2导体层来形成,电感元件通过产生电感分量的、例如形成构图为螺旋角形状的导体层来形成,在每个芯片形成区域中,通过将半导体晶片单片化来形成半导体器件。由此,在芯片上可以集中形成层积搭载薄膜无源元件的多个半导体器件。
-
公开(公告)号：CN104393398A
公开(公告)日：2015-03-04
申请号：CN201410381844.5
申请日：2011-02-22
Applicant: 卡西欧计算机株式会社
Abstract: 本发明提供了一种多频天线，包括：基底；天线元件；并联电感器导体；串联电容器导体；串联电感器导体；连接点和输入/输出端。天线元件配置在基底上，并经由并联电感器导体电连接至连接点。天线元件与面对串联电容器导体的部分一起形成电容器，并且经由这些电容器和串联电感器导体电连接至输入/输出端。
-
公开(公告)号：CN1685502B
公开(公告)日：2010-07-21
申请号：CN200380100133.6
申请日：2003-11-18
Applicant: 卡西欧计算机株式会社
IPC: H01L23/31 , H01L23/522 , H01L23/528
CPC classification number: H01L23/3114 , H01L23/5222 , H01L23/528 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 在半导体衬底1上配置连接焊盘2、绝缘膜、接地层6、保护膜、第一到第三线路7，8，9、以及线路上的接线柱S0、S1、G、D。在此情况下，第一线路7发送高频信号，并且用于抑制高频信号衰减的虚设焊盘部分7b和虚设接线柱D配置在线路的中间，并且不连接到外部电路。在接线柱S0、D下部接地层6中配置用于减少浮置电容的开口。
-
公开(公告)号：CN1264178A
公开(公告)日：2000-08-23
申请号：CN00100863.3
申请日：2000-02-15
Applicant: 卡西欧计算机株式会社
CPC classification number: H01L23/3114 , H01L23/5223 , H01L23/5225 , H01L23/5227 , H01L23/5228 , H01L23/525 , H01L2924/0002 , H01L2924/1423 , H01L2924/19041 , H01L2924/00
Abstract: 一种半导体装置,包括:具有一电路元件形成区域和一连接垫的一半导体基底;通过插入的第一绝缘膜,设置在所述电路元件形成区域上的一阻挡层;通过插入的第二绝缘膜,设置在具有所述阻挡层的所述第一绝缘膜上,并被连接至所述连接垫的重布线;及设置在所述重布线上的一柱状电极。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.039 seconds)
