公开(公告)号：CN102969344B

公开(公告)日：2016-09-28

申请号：CN201210444357.X

申请日：2012-11-08

Applicant: 南通富士通微电子股份有限公司

Inventor： 林仲珉 ,  石磊 ,  高国华

IPC: H01L29/41 ,  H01L23/488

CPC classification number: H01L2224/10

Abstract: 一种半导体器件，包括：半导体基底，所述半导体基底具有若干焊盘；位于半导体基底上的第一绝缘层，所述第一绝缘层具有暴露所述焊盘表面的第一开口；位于所述焊盘上的柱状电极，所述柱状电极包括本体和贯穿所述本体的通孔，所述通孔暴露焊盘表面；位于所述柱状电极上的焊球，所述焊球包括位于柱状电极顶部的金属凸头和填充满所述通孔的填充部。焊球与柱状电极构成类似插销的结构，提高了焊球与柱状电极之间的结合力。

公开(公告)号：CN105938803A

公开(公告)日：2016-09-14

申请号：CN201610465071.8

申请日：2016-06-24

Applicant: 南通富士通微电子股份有限公司

Inventor： 高国华

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L2224/48091 ,  H01L2224/48247 ,  H01L2924/00014 ,  H01L24/03 ,  H01L2224/02317 ,  H01L2224/02381

Abstract: 本申请公开了一种再布线工艺，包括在晶圆上形成缓冲层；在所述缓冲层上形成钛籽晶层；在所述钛籽晶层上形成金属薄膜；在所述金属薄膜上铺满光刻胶；剥离金属薄膜上无效区域的光刻胶；腐蚀掉无效区域对应位置处的金属薄膜和钛籽晶层；以及浸泡剥离剩余的光刻胶。采用本发明的再布线工艺，利用铝金属薄膜实现再布线结构，可有效降低铜线再布线的成本和辅助工艺难度。

公开(公告)号：CN105895541A

公开(公告)日：2016-08-24

申请号：CN201610422656.1

申请日：2016-06-15

Applicant: 南通富士通微电子股份有限公司

Inventor： 高国华

IPC: H01L21/56 ,  H01L21/60

CPC classification number: H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24195 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48235 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2924/181 ,  H01L2924/19105 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L24/03 ,  H01L24/48 ,  H01L24/85 ,  H01L2224/0231 ,  H01L2224/02331 ,  H01L2224/02373 ,  H01L2224/03002 ,  H01L2224/48247 ,  H01L2224/85005

Abstract: 一种封装结构的形成方法，包括：形成具有相对的第一表面和第二表面的基板核心层，基板核心层包括塑封结构和位于塑封结构内的连接键结构；塑封结构内包覆有第一芯片，第一芯片具有功能面，且功能面朝向第一表面设置；连接键结构包括电学连接的第一连接键和第二连接键，第二连接键到第一表面的距离大于第一连接键到第一表面的距离，第二连接键到第一芯片的距离大于第一连接键到第一芯片的距离，第一连接键与所述功能面电学连接；在第二表面固定第二芯片，第二芯片和第一芯片位于连接键结构的同一侧；采用打线工艺形成键合金属线，键合金属线的一端与第二连接键电学连接，键合金属线的另一端与第二芯片电学连接。所述方法提高了封装结构的可靠性。

公开(公告)号：CN105870024A

公开(公告)日：2016-08-17

申请号：CN201610422508.X

申请日：2016-06-15

Applicant: 南通富士通微电子股份有限公司

Inventor： 高国华

IPC: H01L21/48 ,  H01L21/56 ,  H01L25/16 ,  H01L21/60

CPC classification number: H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16 ,  H01L2224/19 ,  H01L2224/24195 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2924/19105 ,  H01L24/83 ,  H01L21/4825 ,  H01L24/11 ,  H01L24/32 ,  H01L25/16 ,  H01L2224/113 ,  H01L2224/83005

Abstract: 一种系统级封装方法，包括：制作基板，且在制作基板的过程中，将所述第一芯片嵌入至所述基板内；且基板内具有互连层结构，互连层结构包括所述背面暴露出的底层导电层、以及所述正面暴露出的顶层导电层，其中，所述焊盘通过所述底层导电层与所述顶层导电层实现电连接；提供第二芯片；将所述第二芯片设置在所述基板正面上；在所述顶层导电层上以及第二芯片底面上形成电连接层，所述电连接层用于所述顶层导电层与所述第二芯片之间的电连接；在所述基板正面、电连接层上以及第二芯片底面上形成密封层，所述密封层暴露出电连接层表面；在所述暴露出的电连接层上形成金属凸块。本发明提高形成的封装结构灵活性，且使得形成的封装结构结合强度高。

公开(公告)号：CN104992909A

公开(公告)日：2015-10-21

申请号：CN201510261334.9

申请日：2015-05-20

Applicant: 南通富士通微电子股份有限公司

Inventor： 高国华 ,  郭飞

IPC: H01L21/56

CPC classification number: H01L23/3192 ,  H01L2224/02351 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L21/56

Abstract: 本发明涉及一种晶圆级封装结构的制造方法，在晶圆表面涂第一保护层，使设置于晶圆上的导电金属垫露出；用曝光治具遮挡第一保护层上表面，再对第一保护层进行曝光，使第一保护层上表面形成具有凸起部和凹陷部的面；在第一保护层的上表面上涂第二保护层，使导电金属垫露出；用曝光治具遮挡第二保护层上，对第二保护层进行曝光，使第二保护层上表面形成具有凸起部和凹陷部的不平整面；曝光治具：由多组不同色的薄膜组成的透光区。第一保护层和第二保护层上通过曝光治具形成的面，增大了表面积，增加了各层之间的结合力，有利于整体结构的稳定，解决了整体结构分层的问题，同时提高了产品可靠性。

公开(公告)号：CN104952744A

公开(公告)日：2015-09-30

申请号：CN201510261020.9

申请日：2015-05-20

Applicant: 南通富士通微电子股份有限公司

Inventor： 高国华 ,  郭飞

IPC: H01L21/56 ,  H01L21/60

CPC classification number: H01L2224/16225 ,  H01L2224/73204 ,  H01L21/56 ,  H01L21/563 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/11 ,  H01L2224/13008 ,  H01L2224/13024

Abstract: 本发明涉及一种晶圆级封装结构的制造方法，包括：在半导体芯片上表面形成绝缘层，绝缘层具有开口部，使半导体芯片的导电金属垫露出；在所述绝缘层上形成沟壑，所述沟壑连通所述开口部；在所述开口部以及所述沟壑中，形成再布线层，所述再布线层连通所述导电金属垫。相比与现有技术，将再布线设置在绝缘层的沟壑内，有效防止封装器件的再布线层(RDL)之间形成的电迁移路径，避免了短路等异常，从而减少器件失效的发生。

公开(公告)号：CN103426850A

公开(公告)日：2013-12-04

申请号：CN201310379716.2

申请日：2013-08-27

Applicant: 南通富士通微电子股份有限公司

Inventor： 高国华 ,  丁万春 ,  郭飞 ,  朱桂林

IPC: H01L23/488

CPC classification number: H01L2224/10

Abstract: 一种晶圆级芯片尺寸封装结构，包括：表面具有多个焊盘的芯片；位于芯片及焊盘上的钝化层，钝化层具有露出焊盘的第一开口；位于钝化层上的第一绝缘层，第一绝缘层的上表面设有凹槽，凹槽下方设有露出焊盘的第二开口；覆盖在凹槽及焊盘上的再布线，再布线的上表面低于第一绝缘层的上表面；位于第一绝缘层及再布线上的第二绝缘层，第二绝缘层具有露出再布线的第三开口；第三开口下方的再布线上的金属焊球。该晶圆级芯片尺寸封装结构不存在漏电流的问题。

公开(公告)号：CN103412463A

公开(公告)日：2013-11-27

申请号：CN201310380476.8

申请日：2013-08-27

Applicant: 南通富士通微电子股份有限公司

Inventor： 朱桂林 ,  高国华

IPC: G03F1/54 ,  G03F1/62 ,  G03F1/80

Abstract: 一种掩膜版及其制造方法，所述掩膜版包括：透明基板；位于所述透明基板上的图形化遮光层，所述图形化遮光层具有露出透明基板的开口；所述开口至少分为第一开口单元和第二开口单元，所述掩膜版上对应所述第一开口单元的区域为第一透光区域、对应所述第二开口单元的区域为第二透光区域，所述第一开口单元底部露出透明基板，所述第二透光区域的透光率小于所述透明基板的透光率。利用该掩膜版可以在光阻层上对应掩膜版透光区域的位置形成上表面高度不一致的光阻图形。

公开(公告)号：CN103258805A

公开(公告)日：2013-08-21

申请号：CN201310135098.7

申请日：2013-04-17

Applicant: 南通富士通微电子股份有限公司

Inventor： 高国华 ,  丁万春 ,  郭飞 ,  朱桂林

IPC: H01L23/498

CPC classification number: H01L2224/02351 ,  H01L2224/05548 ,  H01L2224/10

Abstract: 本发明公开了一种半导体器件芯片级封装结构，所述封装结构包括半导体芯片，所述半导体芯片上设置有焊盘和钝化层，所述钝化层设置于半导体芯片上的焊盘以外的上表面，在焊盘和钝化层上依次设置有保护层、种子层和金属再配线层，所述金属再配线层表面开设有凹槽，所述金属再配线层上表面还设置有焊料凸点，所述焊料凸点位于凹槽以外的金属再配线层上表面上。本发明的半导体器件芯片级封装结构解决了再配线厚度大于12μm时引发的半导体芯片翘曲的问题，降低了由于半导体芯片翘曲引发的作业难度高及半导体出现断裂的风险。

公开(公告)号：CN103107103A

公开(公告)日：2013-05-15

申请号：CN201110357644.2

申请日：2011-11-11

Applicant: 北京大学深圳研究生院 ,  南通富士通微电子股份有限公司

Inventor： 雍珊珊 ,  王新安 ,  蓝晶 ,  吴承昊 ,  龙晓波 ,  高国华

IPC: H01L21/60 ,  H01L21/768 ,  H01L21/50

CPC classification number: H01L2224/11

Abstract: 本发明公开了一种基于WLP封装形式的可重构算子阵列结构的规模扩展方法，所述方法即通过在晶圆级将多个可重构算子阵列结构芯片的临近IO相连，未连接IO引出，经过切割和封装，从而形成多种规模的阵列结构芯片。步骤包括：光刻，在晶圆上所有芯片的IO处形成连接通孔，在需要连接的IO之间形成通道；蒸铝，填充IO的连接通孔以及IO之间的通道，形成第一层金属层；光刻，在需要连接出的IO处形成连接通孔；蒸铝，填充IO的连接通孔，露出电性端子；在每个电性端子处生长凸点；切割，得到不同规模的可重构算子阵列结构芯片；单个独立芯片的外围覆盖一层封装材料，提供保护。本发明提供一种基于WLP封装形式的可重构算子阵列结构的规模扩展方法，使得同一种设计可适应不同规模的应用需求。