-
公开(公告)号：CN117096094B
公开(公告)日：2024-01-05
申请号：CN202311362406.X
申请日：2023-10-20
IPC: H01L21/687 , H01L21/67
Abstract: 本发明涉及一种适用于多规格AMB基板同时烧结的夹具装置，其包括安装底板，用于作为基板承载机构，所述安装底板内设有至少一个底板凹槽；AMB基板，用于对芯片提供支撑、散热以及保护，每个底板凹槽内均安设有一块所述AMB基板；金属罩，用于保护AMB基板边缘，所述金属罩覆盖于安装底板上层，且所述金属罩正对每个底板凹槽位置分别设有金属罩窗口；薄膜，用于封闭底板凹槽内的AMB基板及芯片，所述薄膜覆盖于金属罩上层；锁紧环，用于夹紧并固定薄膜，所述锁紧环位于薄膜上层，且所述锁紧环紧贴薄膜边缘，所述锁紧环通过紧固件将薄膜与金属罩压至安装底板；该装置实现多规格AMB基板同时烧结，提高了夹具通用性，提高烧结效率。
-
公开(公告)号：CN117096094A
公开(公告)日：2023-11-21
申请号：CN202311362406.X
申请日：2023-10-20
IPC: H01L21/687 , H01L21/67
Abstract: 本发明涉及一种适用于多规格AMB基板同时烧结的夹具装置，其包括安装底板，用于作为基板承载机构，所述安装底板内设有至少一个底板凹槽；AMB基板，用于对芯片提供支撑、散热以及保护，每个底板凹槽内均安设有一块所述AMB基板；金属罩，用于保护AMB基板边缘，所述金属罩覆盖于安装底板上层，且所述金属罩正对每个底板凹槽位置分别设有金属罩窗口；薄膜，用于封闭底板凹槽内的AMB基板及芯片，所述薄膜覆盖于金属罩上层；锁紧环，用于夹紧并固定薄膜，所述锁紧环位于薄膜上层，且所述锁紧环紧贴薄膜边缘，所述锁紧环通过紧固件将薄膜与金属罩压至安装底板；该装置实现多规格AMB基板同时烧结，提高了夹具通用性，提高烧结效率。
-
公开(公告)号：CN117438382A
公开(公告)日：2024-01-23
申请号：CN202311491470.8
申请日：2023-11-10
Abstract: 一种绝缘调控结构及其制造方法，所述结构包括复合绝缘涂层、高压功率器件、覆铜陶瓷板、底板；所述复合绝缘涂层为多层结构；所述高压功率器件、覆铜陶瓷板、底板连接在一起，芯片电气连接通过引线键合、铜夹等工艺实现；所述覆铜陶瓷板为三明治结构，由上覆铜层、下覆铜层与中间陶瓷层连接制备。所述方法包括复合绝缘涂层的涂覆；实施外壳顶盖的安装与端子折弯工艺，完成器件制备。本发明优化封装结构电应力集中区域电场强度，提高器件绝缘特性，解决高压功率器件封装绝缘问题。
-
公开(公告)号：CN119340220B
公开(公告)日：2025-04-29
申请号：CN202411890620.7
申请日：2024-12-20
IPC: H01L21/56 , H01L21/687 , H01L23/31
Abstract: 本发明提供了一种半导体器件的加工方法、用于半导体器件加工的夹具，其中，半导体器件的加工方法包括：得到基体；在基体上设置芯片；在基体上形成封装体，封装体具有顶部通孔，顶部通孔露出芯片的测温区域；在顶部通孔内穿设止挡件，止挡件的端部遮住测温区域；在封装体、基体以及止挡件之间填充绝缘胶体。本申请的技术方案有效地解决了相关技术中测量半导体器件的结温时，需要去除半导体器件的外壳而导致半导体器件可能受到损伤的问题。
-
公开(公告)号：CN119028935B
公开(公告)日：2025-03-18
申请号：CN202411509868.4
申请日：2024-10-28
IPC: H01L23/488 , H01L23/367 , H01L23/52
Abstract: 本发明提供了一种功率模块及具有其的功率器件，该功率模块包括衬板和芯片，衬板上设置有第一导电结构和第二导电结构，第一导电结构和第二导电结构均为轴对称结构，第一导电结构和第二导电结构的对称轴均沿功率模块的长度方向延伸，第一导电结构和第二导电结构上均设置有芯片；其中，功率模块还包括片状的第一互连片和第二互连片，芯片的上表面通过第一互连片与第一导电结构和/或第二导电结构导电连接，第一导电结构通过第二互连片与第二导电结构导电连接。通过本申请提供的技术方案，能够解决相关技术中的功率模块的散热能力较差的问题。
-
Patent Agency Ranking
公开(公告)号：CN119028965A
公开(公告)日：2024-11-26
申请号：CN202411519127.4
申请日：2024-10-29
IPC: H01L25/18 , H01L23/31 , H01L23/367
Abstract: 本发明提供了一种半导体封装结构，其中，半导体封装结构包括：封装壳，包括基板；第一芯片模块，与基板连接，第一芯片模块包括多个第一半导体芯片，多个所述第一半导体芯片并联连接；第二芯片模块，与基板连接，第二芯片模块与第一芯片模块串联连接；第一功率端子，与第一芯片模块导电连接；第二功率端子，与第二芯片模块导电连接。本申请的技术方案能够有效地解决相关技术中的功率半导体器件难以兼顾高电压等级和成本的问题。
-
公开(公告)号：CN119028936A
公开(公告)日：2024-11-26
申请号：CN202411509870.1
申请日：2024-10-28
IPC: H01L23/488 , H01L23/367 , H01L23/52
Abstract: 本发明提供了一种功率模块及具有其的功率器件，该功率模块包括衬板和多个芯片，衬板上设置有第一导电结构和第二导电结构，第一导电结构和第二导电结构均为轴对称结构，第一导电结构和第二导电结构的对称轴均沿第一方向延伸，第一导电结构和第二导电结构上均设置有多个芯片，第一导电结构上的多个芯片和第二导电结构上的多个芯片均在对称轴的两侧对称排布。通过本申请提供的技术方案，能够解决相关技术中的功率模块的芯片布局位置较为集中的问题。
-
公开(公告)号：CN117766470B
公开(公告)日：2024-05-14
申请号：CN202410190217.7
申请日：2024-02-20
IPC: H01L23/053 , H01L23/31 , H01L21/50 , H01L21/52 , H01L21/56
Abstract: 本申请公开了一种半导体器件的封装结构和封装方法，该半导体器件的封装结构包括：绝缘基板，绝缘壳体，多个绝缘肋条和半导体器件，其中绝缘壳体位于绝缘基板的一侧以围成容纳空间，绝缘壳体具有顶面和侧壁，至少一个侧壁具有多个间隔设置的条状结构；多个绝缘肋条位于相邻的多个条状结构之间，绝缘肋条分别与顶面和条状结构所在的侧壁连接，相邻条状结构之间具有间隔区域，绝缘肋条在第一方向上具有相对的两端，绝缘肋条的两端突出于间隔区域，第一方向为绝缘基板指向绝缘壳体的方向；半导体器件设置于容纳空间中；该半导体的封装结构实现了在高电压、小电流的应用场景下满足了器件的高绝缘强度需求。
-
公开(公告)号：CN117766470A
公开(公告)日：2024-03-26
申请号：CN202410190217.7
申请日：2024-02-20
IPC: H01L23/053 , H01L23/31 , H01L21/50 , H01L21/52 , H01L21/56
Abstract: 本申请公开了一种半导体器件的封装结构和封装方法，该半导体器件的封装结构包括：绝缘基板，绝缘壳体，多个绝缘肋条和半导体器件，其中绝缘壳体位于绝缘基板的一侧以围成容纳空间，绝缘壳体具有顶面和侧壁，至少一个侧壁具有多个间隔设置的条状结构；多个绝缘肋条位于相邻的多个条状结构之间，绝缘肋条分别与顶面和条状结构所在的侧壁连接，相邻条状结构之间具有间隔区域，绝缘肋条在第一方向上具有相对的两端，绝缘肋条的两端突出于间隔区域，第一方向为绝缘基板指向绝缘壳体的方向；半导体器件设置于容纳空间中；该半导体的封装结构实现了在高电压、小电流的应用场景下满足了器件的高绝缘强度需求。
-
公开(公告)号：CN115877153A
公开(公告)日：2023-03-31
申请号：CN202211545915.1
申请日：2022-12-05
IPC: G01R31/20
Abstract: 本发明提供一种含气泡硅凝胶样品的制备方法、气泡含量检测方法及系统，属于高压绝缘领域，制备方法包括：将硅凝胶样品分为三份；将第一份硅凝胶样品灌封进容器中，并进行脱气处理；对第二份硅凝胶样品进行搅拌，以使第二份硅凝胶样品中引入气泡，并将搅拌后的第二份硅凝胶样品倒入容器中；对第三份硅凝胶样品进行脱气处理，并将脱气处理后的第三硅凝胶样品倒入容器中，以得到含气泡硅凝胶样品；能够在不破坏硅凝胶完整性的前提下，制备目标位置处含气泡的硅凝胶样品。通过采集含气泡硅凝胶样品的图像，并对图像的RGB值进行加权求和，结合无气泡硅凝胶样品图像中像素的灰度平均值，准确计算出含气泡硅凝胶样品的气泡含量。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.062 seconds)
