-
公开(公告)号：CN109103098B
公开(公告)日：2021-04-30
申请号：CN201810301036.1
申请日：2018-04-04
Applicant: 北京大学
IPC: H01L21/335 , H01L29/788
Abstract: 本专利提出一种优先制备器件深槽隔离的高可靠性氮化镓绝缘栅高电子迁移率晶体管及其制作方法。该方案的特点是在对外延片清洗处理后，直接制备深槽隔离，然后沉积栅介质和沉积较厚的护层介质。这样一方面实现了深槽隔离的平坦化，另一方面，较致密的栅介质层可以很好的对隔离区的表面刻蚀缺陷进行钝化并对隔离台面的侧壁进行隔离和保护，从而降低隔离区的漏电。
-
公开(公告)号：CN109192698B
公开(公告)日：2020-12-01
申请号：CN201810771532.3
申请日：2018-07-13
Applicant: 北京大学深圳研究生院
IPC: H01L21/76
Abstract: 本发明公开了一种基于InGaN插入层实现GaN器件隔离的方法，该方法包括：准备GaN外延片，GaN外延片的GaN沟道层和AlGaN势垒层之间形成二维电子气，在GaN外延片的隔离区之间设置InGaN插入层，InGaN插入层设置在AlGaN层外，InGaN插入层与AlGaN势垒层的异质结中诱导出极化负电荷，极化负电荷耗尽二维电子气中的电子以实现不同器件区的隔离。本发明实现了器件的隔离，隔离区稳定性高，平坦化好。本方法避免传统GaN器件隔离工序中因离子注入造成的损伤和不稳定性，同时也避免了刻蚀带来的界面损伤和深槽，保证了器件的平坦化，是基于大尺寸平台量产GaN器件工艺中非常好的技术选择。
-
公开(公告)号：CN107154430B
公开(公告)日：2020-06-16
申请号：CN201610125190.9
申请日：2016-03-04
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
Abstract: 本发明提供了一种双向开关晶体管，包括：衬底、器件层和在所述器件层上刻蚀的用于隔断所述器件层中的二维电子气的第一阻隔沟道和第二阻隔沟道，第一阻隔层上形成有第一栅极驱动层第二阻隔层上形成有与第一栅极驱动层连接的第二栅极驱动层，所述第一栅极驱动层和所述第二栅极驱动层通过与外部电源连接的第三栅极驱动层连接。本发明的双向开关晶体管，通过第一栅极驱动层、第二栅极驱动层和第三栅极驱动层作为整个晶体管的驱动电极，嵌入在器件层中，与现有技术的两个MOSFET相比，该双向开关晶体管只采用一个栅极驱动，减小了整个集成电路的尺寸，并且在反向导通模式下减少器件产生的损耗，提高器件的效率。
-
公开(公告)号：CN109103249A
公开(公告)日：2018-12-28
申请号：CN201810302016.6
申请日：2018-04-04
Applicant: 北京大学
IPC: H01L29/778 , H01L29/423
Abstract: GaN高电子迁移率晶体管包含衬底、在衬底表面上形成的缓冲层，在缓冲层表面上形成的第一GaN层，在第一GaN沟道层表面上形成的AlGaN层、在AlGaN表面上沉积了栅介质层。二维电子气位于势垒层与沟道层的界面处的沟道层内。通过蚀刻方法、在源极和漏极开口的位置去除栅介质层和AlGaN层，在开口位置沉积金属后通过热处理过程使得沉积的金属和二维电子气形成欧姆接触。栅极形成在栅介质表面。通过蚀刻方法，去除隔离区区域的栅介质、AlGaN层、部分或者全部GaN沟道层，形成有源区。环形栅介质完全位于有源区范围内。
-
公开(公告)号：CN108987474A
公开(公告)日：2018-12-11
申请号：CN201810572026.1
申请日：2018-06-04
Applicant: 北京大学深圳研究生院
IPC: H01L29/778 , H01L29/423 , H01L21/336
Abstract: 一种增强型HEMT及其制备方法，该增强型HEMT包括GaN外延片、分别位于GaN外延片两端的源极和漏极及位于源极和漏极之间的栅极，该栅极包括多个凹型栅槽，该凹型栅槽表面直接沉积有栅极金属层形成肖特基栅极，或依次沉积栅介质层和栅极金属层形成MIS栅极，凹型栅槽的底部位于GaN外延片的势垒层内，其总长度等于预设栅长，保证了足够的栅极控制能力；各凹型栅槽的深度沿远离源电极的方向依次减小，使得沟道中电子耗尽程度依次减弱，保证了沟道中存在足够的电子，这样能够在实现增强型的基础上维持大电流的特性，从而减小了沟道的导通电阻，降低了器件的功耗。
-
Patent Agency Ranking
公开(公告)号：CN108987277A
公开(公告)日：2018-12-11
申请号：CN201810564945.4
申请日：2018-06-04
Applicant: 北京大学深圳研究生院
IPC: H01L21/336 , H01L29/778
Abstract: 一种增强型HEMT及其制备方法，该方法包括：准备包含衬底、缓冲层、沟道层、势垒层和帽层结构的GaN外延片；在GaN外延片上刻蚀由第一层光罩定义的隔离区和栅极区，形成刻蚀深度深入沟道层的隔离窗口和栅极窗口；依次沉积栅介质层和栅极金属层，使栅介质层和栅极金属层覆盖GaN外延片表面及隔离窗口和栅极窗口的内壁；刻蚀由第二层光罩定义的欧姆接触区，使刻蚀停止在势垒层的表面、内部或底部，形成源极窗口和漏极窗口；沉积欧姆金属层；刻蚀掉由第三层光罩定义的电极区以外的欧姆金属层和栅极金属层，形成源极、漏极和栅极。由于隔离区和栅极区使用同一层光罩同时进行制备，减少了一层光罩的使用，从而有效降低了加工成本，更适合于进行批量生产。
-
公开(公告)号：CN107634009A
公开(公告)日：2018-01-26
申请号：CN201710682055.9
申请日：2017-08-10
Applicant: 北京大学深圳研究生院
IPC: H01L21/335 , H01L21/285 , H01L29/51 , H01L29/778 , B82Y40/00
Abstract: 本发明公开了一种GaN MOS-HEMT器件及其制备方法，该方法为：在GaN外延片上沉积氮化硅介质层，保护材料表面；刻蚀形成栅极窗口；在氮化硅介质层表面和栅极窗口内沉积多晶硅层；将多晶硅层氧化为SiO2栅介质层；刻蚀形成欧姆接触孔；淀积欧姆金属并形成源漏电极；淀积栅电极金属并形成栅电极；表面保护并打开电极(PAD)窗口。本发明的制备工艺和条件均与Si CMOS工艺兼容，其工艺简单，可操作性强，很好的协调了器件性能和工艺复杂度之间的矛盾，为GaN MOS-HEMT器件的量产提供了可能；本发明的栅介质层采用SiO2薄膜构成，其致密性良好，陷阱电荷少，既可降低GaN器件的栅极泄漏电流，又能使GaN器件具有较好的动态特性，可显著提升器件的性能和稳定性。
-
公开(公告)号：CN107623031A
公开(公告)日：2018-01-23
申请号：CN201710650844.4
申请日：2017-08-02
Applicant: 北京大学深圳研究生院
IPC: H01L29/778 , H01L29/40 , H01L21/335
Abstract: 一种改善MIS-HEMT耐压特性的工艺方法及MIS-HEMT，所述工艺方法包括以下步骤：对清洗完成的晶圆，沉积Si3N4介质层；制备栅极窗口；沉积栅介质层和栅极金属；制备源极窗口和漏极窗口；沉积欧姆接触金属，并定义出源极金属电极区域、漏极金属电极区域、和栅极金属电极区域；在器件表面制备场板隔离介质层；在场板隔离介质层表面制备场板；制备表面保护层，并对该保护层进行开孔，以打开源极金属电极区域、漏极金属电极区域、和栅极金属电极区域。本发明通过在栅极和漏极之间引入场板，改道沟道中电场分布，降低栅极和漏极之间的峰值电场，从而达到改善和提升MIS-HEMT耐压的目的。
-
公开(公告)号：CN107623030A
公开(公告)日：2018-01-23
申请号：CN201710650735.2
申请日：2017-08-02
Applicant: 北京大学深圳研究生院
IPC: H01L29/778 , H01L29/423 , H01L29/06 , H01L21/28 , H01L21/336
Abstract: 一种高电子迁移率晶体管的制造方法及高电子迁移率晶体管。所述制造方法包括：对清洗完成的晶圆，沉积Si3N4介质层；定义隔离区，在隔离区内填充SiO2；制备第一级栅极窗口；在晶圆表面沉积栅介质层后，再次在第一级栅极窗口内制备第二级栅极窗口；沉积栅极金属；制备源极窗口和漏极窗口；沉积欧姆接触金属，并定义出源极金属电极区域、漏极金属电极区域、和栅极金属电极区域，由此形成具有2层金属场板的帽形栅结构；制备表面保护层，并对该保护层进行开孔，以打开源极金属电极区域、漏极金属电极区域、和栅极金属电极区域。
-
公开(公告)号：CN107230721A
公开(公告)日：2017-10-03
申请号：CN201610178280.4
申请日：2016-03-25
Applicant: 北京大学 , 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/778 , H01L29/66462
Abstract: 本发明提供一种半导体器件及制造方法，包括：覆盖衬底且第一GaN层、位于第一GaN层上且未经掺杂的第二GaN层，覆盖第二GaN层表面的AlGaN层、设置在AlGaN层上的栅极和源极、以及覆盖衬底背面的漏极；第二GaN层底部设置有与第一GaN层接触的第三GaN层，第三GaN层的掺杂类型与第一GaN层的掺杂类型不同；位于栅极下方的第二GaN层穿过第三GaN层与第一GaN层连通，AlGaN层表面内设置有位于栅极两侧的掺杂区，源极位于掺杂区表面上。通过本发明提供的方案，能够有效减小器件的导通电阻，提高器件性能。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.03 seconds)
