-
公开(公告)号：CN108767017A
公开(公告)日：2018-11-06
申请号：CN201810351145.4
申请日：2018-04-18
Applicant: 北京大学深圳研究生院
IPC: H01L29/872 , H01L21/329 , H01L29/20
CPC classification number: H01L29/872 , H01L29/2003 , H01L29/66143
Abstract: 一种半导体器件和制备方法，由于采用第一阳极欧姆结和第二阳极MIS结的复合阳极结构代替传统的肖特基结阳极，利用MIS结的沟道调控特性替代传统的肖特基结的整流特性，实现半导体器件的两个参数指标反向漏电流(IR)和正向开启电压(VoN)同时提升。同时，在本申请的制备方法中，整个制造过程所使用的工艺方案与条件均可通过标准Fab的工艺实现，并且工艺过程简单，减少了传统半导体器件终端优化设计时开窗口的次数。
-
公开(公告)号：CN109192698B
公开(公告)日：2020-12-01
申请号：CN201810771532.3
申请日：2018-07-13
Applicant: 北京大学深圳研究生院
IPC: H01L21/76
Abstract: 本发明公开了一种基于InGaN插入层实现GaN器件隔离的方法，该方法包括：准备GaN外延片，GaN外延片的GaN沟道层和AlGaN势垒层之间形成二维电子气，在GaN外延片的隔离区之间设置InGaN插入层，InGaN插入层设置在AlGaN层外，InGaN插入层与AlGaN势垒层的异质结中诱导出极化负电荷，极化负电荷耗尽二维电子气中的电子以实现不同器件区的隔离。本发明实现了器件的隔离，隔离区稳定性高，平坦化好。本方法避免传统GaN器件隔离工序中因离子注入造成的损伤和不稳定性，同时也避免了刻蚀带来的界面损伤和深槽，保证了器件的平坦化，是基于大尺寸平台量产GaN器件工艺中非常好的技术选择。
-
Patent Agency Ranking
公开(公告)号：CN108987474A
公开(公告)日：2018-12-11
申请号：CN201810572026.1
申请日：2018-06-04
Applicant: 北京大学深圳研究生院
IPC: H01L29/778 , H01L29/423 , H01L21/336
Abstract: 一种增强型HEMT及其制备方法，该增强型HEMT包括GaN外延片、分别位于GaN外延片两端的源极和漏极及位于源极和漏极之间的栅极，该栅极包括多个凹型栅槽，该凹型栅槽表面直接沉积有栅极金属层形成肖特基栅极，或依次沉积栅介质层和栅极金属层形成MIS栅极，凹型栅槽的底部位于GaN外延片的势垒层内，其总长度等于预设栅长，保证了足够的栅极控制能力；各凹型栅槽的深度沿远离源电极的方向依次减小，使得沟道中电子耗尽程度依次减弱，保证了沟道中存在足够的电子，这样能够在实现增强型的基础上维持大电流的特性，从而减小了沟道的导通电阻，降低了器件的功耗。
-
公开(公告)号：CN108987277A
公开(公告)日：2018-12-11
申请号：CN201810564945.4
申请日：2018-06-04
Applicant: 北京大学深圳研究生院
IPC: H01L21/336 , H01L29/778
Abstract: 一种增强型HEMT及其制备方法，该方法包括：准备包含衬底、缓冲层、沟道层、势垒层和帽层结构的GaN外延片；在GaN外延片上刻蚀由第一层光罩定义的隔离区和栅极区，形成刻蚀深度深入沟道层的隔离窗口和栅极窗口；依次沉积栅介质层和栅极金属层，使栅介质层和栅极金属层覆盖GaN外延片表面及隔离窗口和栅极窗口的内壁；刻蚀由第二层光罩定义的欧姆接触区，使刻蚀停止在势垒层的表面、内部或底部，形成源极窗口和漏极窗口；沉积欧姆金属层；刻蚀掉由第三层光罩定义的电极区以外的欧姆金属层和栅极金属层，形成源极、漏极和栅极。由于隔离区和栅极区使用同一层光罩同时进行制备，减少了一层光罩的使用，从而有效降低了加工成本，更适合于进行批量生产。
-
公开(公告)号：CN109244057A
公开(公告)日：2019-01-18
申请号：CN201810770430.X
申请日：2018-07-13
Applicant: 北京大学深圳研究生院
IPC: H01L23/498 , H01L25/18
Abstract: 本发明公开了一种封装基板及基于该基板形成的共源共栅氮化镓器件，该封装基板包括基板本体，基板本体的一个端面印制器件线路铜层，另一个端面印制热排气铜层，器件线路铜层包括第一铜层面和第二铜层面，第一铜层面和第二铜层面之间电气隔离；热排气铜层上设置有若干条延伸到基板边界的间隙。本发明优化了封装基板的结构和器件线路铜层的相对位置，改变封装基板器件线路铜层和硅器件及GaN器件的连线关系，不仅实现了共源共栅氮化镓器件的同侧Gate、Drain、Source顺序的管脚排布，同时，也把其中起主要的作用的共源寄生电感优化到了最小值。
-
公开(公告)号：CN109192698A
公开(公告)日：2019-01-11
申请号：CN201810771532.3
申请日：2018-07-13
Applicant: 北京大学深圳研究生院
IPC: H01L21/76
Abstract: 本发明公开了一种基于InGaN插入层实现GaN器件隔离的方法，该方法包括：准备GaN外延片，GaN外延片的GaN沟道层和AlGaN势垒层之间形成二维电子气，在GaN外延片的隔离区之间设置InGaN插入层，InGaN插入层设置在AlGaN层外，InGaN插入层与AlGaN势垒层的异质结中诱导出极化负电荷，极化负电荷耗尽二维电子气中的电子以实现不同器件区的隔离。本发明实现了器件的隔离，隔离区稳定性高，平坦化好。本方法避免传统GaN器件隔离工序中因离子注入造成的损伤和不稳定性，同时也避免了刻蚀带来的界面损伤和深槽，保证了器件的平坦化，是基于大尺寸平台量产GaN器件工艺中非常好的技术选择。
-
公开(公告)号：CN109244057B
公开(公告)日：2020-07-14
申请号：CN201810770430.X
申请日：2018-07-13
Applicant: 北京大学深圳研究生院
IPC: H01L23/498 , H01L25/18
Abstract: 本发明公开了一种封装基板及基于该基板形成的共源共栅氮化镓器件，该封装基板包括基板本体，基板本体的一个端面印制器件线路铜层，另一个端面印制热排气铜层，器件线路铜层包括第一铜层面和第二铜层面，第一铜层面和第二铜层面之间电气隔离；热排气铜层上设置有若干条延伸到基板边界的间隙。本发明优化了封装基板的结构和器件线路铜层的相对位置，改变封装基板器件线路铜层和硅器件及GaN器件的连线关系，不仅实现了共源共栅氮化镓器件的同侧Gate、Drain、Source顺序的管脚排布，同时，也把其中起主要的作用的共源寄生电感优化到了最小值。
-
-
-
-
-
-
Search Results
7
records
(took 0.027 seconds)
