-
公开(公告)号:CN116896976A
公开(公告)日:2023-10-17
申请号:CN202310217695.8
申请日:2023-03-03
Applicant: 冲电气工业株式会社 , 日商爱伯压电对策股份有限公司
Abstract: 压电膜集成器件及其制造方法、以及声学振动传感器。在同一基板上设置2种以上的单晶压电膜,由此,提高压电膜集成器件的性能。压电膜集成器件具有:基板(33);第1电极(34a),其设置于基板(33)上;第2电极(34b),其设置于基板(33)上;作为第1单晶压电膜(15)的单晶PZT膜,其设置于第1电极(34a)上;作为第2单晶压电膜(25)的单晶AlN膜,其设置于第2电极(34b)上,具有与第1单晶压电膜(15)的晶体构造不同的晶体构造;第3电极(16),其设置于第1单晶压电膜(15)上;以及第4电极(26),其设置于第2单晶压电膜(25)上。
-
公开(公告)号:CN116896975A
公开(公告)日:2023-10-17
申请号:CN202310206923.1
申请日:2023-03-03
Applicant: 冲电气工业株式会社 , 日商爱伯压电对策股份有限公司
Abstract: 压电膜集成器件及其制造方法、以及声学振动传感器。在同一基板上设置2种以上的单晶压电膜,由此,提高压电膜集成器件的性能。压电膜集成器件(100)具有:基板(33);电极(34),其设置于基板(33)上;第1压电元件,其具有第1单晶压电膜(25或15)和重叠于第1单晶压电膜(25或15)上的第1电极膜(26或16),该第1压电元件设置于电极(34)上;以及第2压电元件,其具有第2单晶压电膜(15或25)和重叠于第2单晶压电膜(15或25)上的第2电极膜(16或26),该第2压电元件设置于第1压电元件上。
-
公开(公告)号:CN115132714A
公开(公告)日:2022-09-30
申请号:CN202111486438.1
申请日:2021-12-07
Applicant: 冲电气工业株式会社
IPC: H01L25/075 , H01L33/54 , H01L33/62 , H01L33/64
Abstract: 半导体元件单元、供给基板、半导体安装电路以及制造方法,能够在小型地构成的同时实现半导体与电路的良好电连接。半导体元件单元(1)通过在将第1电极(3)和半导体元件(2)重叠地载置在形成牺牲层(42)上的状态下进行退火处理,使半导体元件(2)和第1电极(3)共晶键合,并且将第1电极安装面(3B)维持在极平坦的状态。由此,半导体元件单元(1)在被安装于基板表面(51A)极平坦地形成的电路基板(51)时,仅通过以使第1电极安装面(3B)与第1盘表面(61A)抵接的方式进行转印,就能够使分子间力作用于两者之间来进行物理连接和电连接,不需要在安装后进行退火处理。
-
公开(公告)号:CN116896970A
公开(公告)日:2023-10-17
申请号:CN202310205783.6
申请日:2023-03-03
Applicant: 冲电气工业株式会社
IPC: H10N30/50 , H10N30/87 , H10N30/057
Abstract: 压电体薄膜接合基板及其制造方法,该高性能的压电体薄膜接合基板在同一基板上重叠设置2种以上的压电膜。压电体薄膜接合基板(100)具有:基板(33);基板电极(34),其设置于基板(33)上;第1压电体薄膜(27),其粘贴于基板电极(34)上,具有第1压电膜(25)和形成于第1压电膜(25)上的第1上部电极膜(26);以及第2压电体薄膜(17),其粘贴于第1上部电极膜(26)上,具有与第1压电膜(25)不同的第2压电膜(15)和形成于第2压电膜(15)上的第2上部电极膜(16)。
-
公开(公告)号:CN114512502A
公开(公告)日:2022-05-17
申请号:CN202111208125.X
申请日:2021-10-18
Applicant: 冲电气工业株式会社
Abstract: 复合集成膜、复合集成膜供给晶片以及半导体复合装置,能够容易地消除不良,并且能够提高安装密度。复合集成膜(1)极平坦地形成有由基材反面(2B)和电极反面(20B)构成的膜反面(1B)。另外,电路基板(70)极平坦地形成有由绝缘正面(73A)和盘正面(80A)构成的基板正面(70A)。因此,LED显示器显示部(61)通过分子间力使复合集成膜(1)的电极反面(20B)与电路基板(70)的盘正面(80A)结合,从而能够在物理连接且电连接的状态下,使该复合集成膜(1)动作来检查特性,另外,能够在异常部位容易地替换该复合集成膜(1)。由此,LED显示器显示部(61)能够在提高安装密度的同时显著提高成品率。
-
公开(公告)号:CN117954536A
公开(公告)日:2024-04-30
申请号:CN202311043042.9
申请日:2023-08-17
Applicant: 冲电气工业株式会社
IPC: H01L33/00 , H01L33/48 , H01L21/304
Abstract: 半导体元件的制造方法、半导体层支承结构体和半导体基板,其目的在于减小在研磨时施加给半导体层的负荷。半导体元件的制造方法具有以下步骤:形成步骤,在蓝宝石基板(11)上形成多个岛,该多个岛分别包含含有氮化物半导体的半导体层(12)和形成于该半导体层(12)上的支承体(13);接合步骤,将支承体(13)隔着粘接部件(14)与保持基板(15)接合;剥离步骤,对半导体层(12)照射激光,将半导体层(12)从蓝宝石基板(11)剥离;以及研磨步骤,对半导体层(12)的从蓝宝石基板(11)分离的表面(12s)进行研磨。
-
公开(公告)号:CN117954535A
公开(公告)日:2024-04-30
申请号:CN202311036694.X
申请日:2023-08-17
Applicant: 冲电气工业株式会社
IPC: H01L33/00 , H01L33/48 , H01L21/304
Abstract: 半导体元件的制造方法、半导体层支承结构体和半导体基板。在研磨步骤中,能够准确地控制半导体层的精加工厚度。半导体元件的制造方法具有以下步骤:在蓝宝石基板(11)上形成具有蓝宝石基板侧的第1面(12s)及其相反侧的第2面(12t)的多个半导体层(12)的步骤;接合步骤,将多个半导体层的第2面隔着粘接部件(14)与保持部件(15)接合;剥离步骤,对多个半导体层的第1面照射激光,将多个半导体层从蓝宝石基剥离;以及研磨步骤,对多个半导体层的第1面进行研磨。多个半导体层中的至少1个半导体层具有从第2面朝向第1面延伸的研磨用标记部(12h)。在研磨步骤中进行研磨,直到研磨用标记部在研磨面露出为止。
-
公开(公告)号:CN118737811A
公开(公告)日:2024-10-01
申请号:CN202410054660.1
申请日:2024-01-12
Applicant: 冲电气工业株式会社
IPC: H01L21/02
Abstract: 基板单元的制造方法和基板单元,能够再利用用于使半导体功能层生长的层叠基板。在基板单元的制造方法中,在基板(101、201)上形成半导体层叠体(110、210),在半导体层叠体(110、210)上形成牺牲层(105、205),在牺牲层(105、205)上形成半导体功能层(120、220),形成至少覆盖基板(101、201)的与形成半导体层叠体(110、210)的形成面(101a、201a)不同的背面(101b、201b)、基板(101、201)的侧面(101c、201c)以及半导体层叠体(110、210)的侧面(110c、210c)的保护膜(109、209)。
-
公开(公告)号:CN116647986A
公开(公告)日:2023-08-25
申请号:CN202310121302.3
申请日:2023-02-03
Applicant: 冲电气工业株式会社
Abstract: 电子结构体和电子结构体的制造方法,能够提高复合膜从基板的剥离性。电子结构体(1)构成为在形成基板(10)层叠支承层(11),进而重叠复合膜(2),使该支承层(11)的面积比该复合膜(2)的面积小,进而设置有多个微间隔件(12)。因此,电子结构体(1)能够适当地调整作用于复合膜(2)和支承层(11)之间的吸附力,以在保管时、搬送时不剥离,且在安装前能够使用压印器(81)容易地剥离,并且,还能够防止复合膜背面(2B)粘贴于形成基板(10)。由此,电子结构体(1)能够在维持复合膜背面(2B)的平滑性的状态下容易地进行保管、搬送,并且,还能够容易地进行复合膜(2)从支承层(11)的剥离、向布线基板(90)的安装。
-
公开(公告)号:CN117293246A
公开(公告)日:2023-12-26
申请号:CN202310521890.X
申请日:2023-05-10
Applicant: 冲电气工业株式会社
Abstract: 半导体装置、半导体装置制造方法和LED显示器,提高位置精度。LED显示器装置(1)设置有:基底层(26R),其具有绝缘性;多个薄膜LED(30R),它们形成于基底层上表面(26RS1);阴极盘(41cR)和阳极盘(44aG1、44aR、44aB1),它们与薄膜LED(30R)连接;以及通气槽(50R),其设置于与基底层上表面(26RS1)相反一侧的面即基底层下表面(26RS2),通气槽(50R)形成于基底层(26R)的在从与上表面垂直的发光方向(De)观察时不与薄膜LED(30R)重叠的区域。
-
-
-
-
-
-
-
-
-