-
公开(公告)号：CN118737811A
公开(公告)日：2024-10-01
申请号：CN202410054660.1
申请日：2024-01-12
Applicant: 冲电气工业株式会社
IPC: H01L21/02
Abstract: 基板单元的制造方法和基板单元，能够再利用用于使半导体功能层生长的层叠基板。在基板单元的制造方法中，在基板(101、201)上形成半导体层叠体(110、210)，在半导体层叠体(110、210)上形成牺牲层(105、205)，在牺牲层(105、205)上形成半导体功能层(120、220)，形成至少覆盖基板(101、201)的与形成半导体层叠体(110、210)的形成面(101a、201a)不同的背面(101b、201b)、基板(101、201)的侧面(101c、201c)以及半导体层叠体(110、210)的侧面(110c、210c)的保护膜(109、209)。
-
公开(公告)号：CN117936656A
公开(公告)日：2024-04-26
申请号：CN202311038999.4
申请日：2023-08-17
Applicant: 冲电气工业株式会社
IPC: H01L33/00 , H01L27/146 , H01L27/15 , H10N30/01 , H01L21/683
Abstract: 电子器件的制造方法，防止转印功能层时功能层破裂等。在电子器件的制造方法中，形成支承层(15)，该支承层从隔着第1层(11)形成于第1基板(10)上的功能层(14)的与第1基板相反一侧的第1面(14f)设置到第1基板，将功能层(14)支承于第1基板，在支承层(15)和功能层(14)的第1面(14f)中的至少一方形成薄膜保持层(16)，去除第1层(11)，在薄膜保持层(16)的与功能层(14)相反一侧的面接合转印部件(18)，将功能层(14)、支承层(15)和薄膜保持层(16)从第1基板分离，将功能层(14)、支承层(15)和薄膜保持层(16)转印于不同的第2基板(20)，去除薄膜保持层(16)。
-
公开(公告)号：CN116896970A
公开(公告)日：2023-10-17
申请号：CN202310205783.6
申请日：2023-03-03
Applicant: 冲电气工业株式会社
IPC: H10N30/50 , H10N30/87 , H10N30/057
Abstract: 压电体薄膜接合基板及其制造方法，该高性能的压电体薄膜接合基板在同一基板上重叠设置2种以上的压电膜。压电体薄膜接合基板(100)具有：基板(33)；基板电极(34)，其设置于基板(33)上；第1压电体薄膜(27)，其粘贴于基板电极(34)上，具有第1压电膜(25)和形成于第1压电膜(25)上的第1上部电极膜(26)；以及第2压电体薄膜(17)，其粘贴于第1上部电极膜(26)上，具有与第1压电膜(25)不同的第2压电膜(15)和形成于第2压电膜(15)上的第2上部电极膜(16)。
-
公开(公告)号：CN117954536A
公开(公告)日：2024-04-30
申请号：CN202311043042.9
申请日：2023-08-17
Applicant: 冲电气工业株式会社
IPC: H01L33/00 , H01L33/48 , H01L21/304
Abstract: 半导体元件的制造方法、半导体层支承结构体和半导体基板，其目的在于减小在研磨时施加给半导体层的负荷。半导体元件的制造方法具有以下步骤：形成步骤，在蓝宝石基板(11)上形成多个岛，该多个岛分别包含含有氮化物半导体的半导体层(12)和形成于该半导体层(12)上的支承体(13)；接合步骤，将支承体(13)隔着粘接部件(14)与保持基板(15)接合；剥离步骤，对半导体层(12)照射激光，将半导体层(12)从蓝宝石基板(11)剥离；以及研磨步骤，对半导体层(12)的从蓝宝石基板(11)分离的表面(12s)进行研磨。
-
Patent Agency Ranking
公开(公告)号：CN117954535A
公开(公告)日：2024-04-30
申请号：CN202311036694.X
申请日：2023-08-17
Applicant: 冲电气工业株式会社
IPC: H01L33/00 , H01L33/48 , H01L21/304
Abstract: 半导体元件的制造方法、半导体层支承结构体和半导体基板。在研磨步骤中，能够准确地控制半导体层的精加工厚度。半导体元件的制造方法具有以下步骤：在蓝宝石基板(11)上形成具有蓝宝石基板侧的第1面(12s)及其相反侧的第2面(12t)的多个半导体层(12)的步骤；接合步骤，将多个半导体层的第2面隔着粘接部件(14)与保持部件(15)接合；剥离步骤，对多个半导体层的第1面照射激光，将多个半导体层从蓝宝石基剥离；以及研磨步骤，对多个半导体层的第1面进行研磨。多个半导体层中的至少1个半导体层具有从第2面朝向第1面延伸的研磨用标记部(12h)。在研磨步骤中进行研磨，直到研磨用标记部在研磨面露出为止。
-
公开(公告)号：CN116896976A
公开(公告)日：2023-10-17
申请号：CN202310217695.8
申请日：2023-03-03
Applicant: 冲电气工业株式会社 , 日商爱伯压电对策股份有限公司
Abstract: 压电膜集成器件及其制造方法、以及声学振动传感器。在同一基板上设置2种以上的单晶压电膜，由此，提高压电膜集成器件的性能。压电膜集成器件具有：基板(33)；第1电极(34a)，其设置于基板(33)上；第2电极(34b)，其设置于基板(33)上；作为第1单晶压电膜(15)的单晶PZT膜，其设置于第1电极(34a)上；作为第2单晶压电膜(25)的单晶AlN膜，其设置于第2电极(34b)上，具有与第1单晶压电膜(15)的晶体构造不同的晶体构造；第3电极(16)，其设置于第1单晶压电膜(15)上；以及第4电极(26)，其设置于第2单晶压电膜(25)上。
-
公开(公告)号：CN118712287A
公开(公告)日：2024-09-27
申请号：CN202410023039.9
申请日：2024-01-05
Applicant: 冲电气工业株式会社
Abstract: 电子结构体及其制造方法和电子器件的制造方法，使包含功能部的转印的工艺变得容易。电子结构体(1)的制造方法具有如下步骤：使用具有基板(10)、形成在基板(10)上的第1牺牲层(11)以及形成在第1牺牲层(11)上的功能部(12)的层叠基板，形成从基板(10)延伸到功能部(12)的第2牺牲层(13)；形成从基板(10)延伸到第2牺牲层(13)的被覆层(14)；以及去除第1牺牲层(11)和第2牺牲层(13)。
-
公开(公告)号：CN116896975A
公开(公告)日：2023-10-17
申请号：CN202310206923.1
申请日：2023-03-03
Applicant: 冲电气工业株式会社 , 日商爱伯压电对策股份有限公司
Abstract: 压电膜集成器件及其制造方法、以及声学振动传感器。在同一基板上设置2种以上的单晶压电膜，由此，提高压电膜集成器件的性能。压电膜集成器件(100)具有：基板(33)；电极(34)，其设置于基板(33)上；第1压电元件，其具有第1单晶压电膜(25或15)和重叠于第1单晶压电膜(25或15)上的第1电极膜(26或16)，该第1压电元件设置于电极(34)上；以及第2压电元件，其具有第2单晶压电膜(15或25)和重叠于第2单晶压电膜(15或25)上的第2电极膜(16或26)，该第2压电元件设置于第1压电元件上。
-
公开(公告)号：CN116896971A
公开(公告)日：2023-10-17
申请号：CN202310206520.7
申请日：2023-03-03
Applicant: 冲电气工业株式会社
Abstract: 压电体薄膜接合基板及其制造方法，该高性能的压电体薄膜接合基板在同一基板上设置有2种以上的压电膜。压电体薄膜接合基板(100)具有：基板(33)；第1电极(34a)；第1压电体薄膜(17)，其粘贴于第1电极，具有第1压电膜(15)和形成于其上的第1上部电极膜(16)；第2电极(34b)；以及第2压电体薄膜(27)，其粘贴于第2电极，具有与第1压电膜(15)不同的第2压电膜(25)和形成于其上的第2上部电极膜(26)，从形成有第1电极(34a)和第2电极(34b)的基板(33)的上表面到第1上部电极膜(16)的顶部的高度和从基板(33)的所述上表面到第2上部电极膜(26)的顶部的高度不同。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.018 seconds)
