-
公开(公告)号：CN1791705A
公开(公告)日：2006-06-21
申请号：CN200480013251.8
申请日：2004-04-02
Applicant: 信越半导体株式会社
IPC: C30B29/06
Abstract: 本发明涉及一种硅外延晶片(W)，其特征在于包含：单晶硅基材(1)，在其主表面(11)上具有COP(100)；和在单晶硅基材(1)的主表面(11)上通过气相外延生长形成的硅外延层(2)，其中所述主表面(11)相对于[100]轴沿着[011]方向或[0－1－1]方向从(100)平面倾斜θ角度，以及相对于[100]轴沿着[01－1]方向或[0－11]方向从(100)平面倾斜φ角度，且θ角和/或φ角是0°－15’。
-
公开(公告)号：CN106233425B
公开(公告)日：2019-07-12
申请号：CN201580020538.1
申请日：2015-03-04
Applicant: 信越半导体株式会社
IPC: H01L21/02 , H01L21/205 , H01L27/12
Abstract: 本发明是关于一种贴合式SOI晶圆的制造方法，为关于将均以单晶硅所构成的贴合晶圆及基底晶圆透过绝缘膜贴合的贴合式SOI晶圆的制造方法，其中包含：将基底晶圆的贴合面侧堆积多晶硅的步骤，研磨多晶硅层的表面的步骤，于贴合晶圆的贴合面形成绝缘膜的步骤，透过绝缘膜将基底晶圆的多晶硅层的研磨面与贴合晶圆贴合的步骤，以及将经贴合的贴合晶圆薄膜化而形成SOI层的步骤；使用电阻率100Ω·cm以上的单晶硅晶圆，堆积多晶硅层的步骤进一步包含于贴合晶圆的堆积多晶硅层的表面预先形成氧化膜的阶段，多晶硅层的堆积分为二个阶段进行，包含以1010℃以下的第一温度进行的第一成长，及以较第一温度更高温的第二温度进行较第一成长更厚的堆积的第二成长。借此，即使在用以作为载子捕陷层而运作的多晶层的厚度已堆积至充分的厚度时，也能抑制基底晶圆的翘曲的扩大，同时防止多晶硅的单晶化。
-
公开(公告)号：CN1806313A
公开(公告)日：2006-07-19
申请号：CN200480016820.4
申请日：2004-06-10
Applicant: 信越半导体株式会社
IPC: H01L21/205 , H01L29/04
CPC classification number: H01L29/66712 , H01L21/02381 , H01L21/0243 , H01L21/02433 , H01L21/02532 , H01L21/0262 , H01L29/045 , H01L29/0634
Abstract: 定义允许衬底的主平面MP的法线矢量α和在填充有填充外延层的沟槽11的纵向上的内壁平面的法线矢量β以最小旋转角度交迭的角度范围作为过渡平面法线角度范围θ，并假设包括在沟槽的纵向上的开口边缘的区域作为在其上法线矢量在过渡平面法线角度范围θ内连续改变的过渡平面区域。然后确定衬底的主平面MP的密勒指数(h1k1l1)和在沟槽的纵向上的内壁平面WP的密勒指数(h2k2l2)，以使平面{111}的法线矢量落在过渡平面法线角度范围θ之外。这提供了一种制造硅外延晶片的方法，使得几乎不可能因为填充外延层的过剩生长而引起沟槽开口的窄化，并因此使得甚至在大的沟槽纵横比下也可以有效抑制沟槽内的填充外延层中的残留空隙。
-
Patent Agency Ranking
公开(公告)号：CN106233425A
公开(公告)日：2016-12-14
申请号：CN201580020538.1
申请日：2015-03-04
Applicant: 信越半导体株式会社
IPC: H01L21/02 , H01L21/205 , H01L27/12
Abstract: 本发明是关于一种贴合式SOI晶圆的制造方法，为关于将均以单晶硅所构成的贴合晶圆及基底晶圆透过绝缘膜贴合的贴合式SOI晶圆的制造方法，其中包含：将基底晶圆的贴合面侧堆积多晶硅的步骤，研磨多晶硅层的表面的步骤，于贴合晶圆的贴合面形成绝缘膜的步骤，透过绝缘膜将基底晶圆的多晶硅层的研磨面与贴合晶圆贴合的步骤，以及将经贴合的贴合晶圆薄膜化而形成SOI层的步骤；使用电阻率100Ω·cm以上的单晶硅晶圆，堆积多晶硅层的步骤进一步包含于贴合晶圆的堆积多晶硅层的表面预先形成氧化膜的阶段，多晶硅层的堆积分为二个阶段进行，包含以1010℃以下的第一温度进行的第一成长，及以较第一温度更高温的第二温度进行较第一成长更厚的堆积的第二成长。借此，即使在用以作为载子捕陷层而运作的多晶层的厚度已堆积至充分的厚度时，也能抑制基底晶圆的翘曲的扩大，同时防止多晶硅的单晶化。
-
公开(公告)号：CN100338734C
公开(公告)日：2007-09-19
申请号：CN02827641.8
申请日：2002-11-27
Applicant: 信越半导体株式会社
IPC: H01L21/205
CPC classification number: C30B25/12 , C23C16/4405 , C23C16/4583
Abstract: 本发明是在气相生长时支撑半导体衬底(W)的基座(10)，在上表面上形成了在内部配置半导体衬底(W)的镗孔(11)。镗孔(11)形成具有支撑半导体衬底(W)的外周边缘部的上段镗孔部(11a)和与该上段镗孔部(11a)相比在中心侧下段形成的下段镗孔部(11b)的二段结构，在下段镗孔部(11b)中形成了贯通背面并在气相生长时也呈开放状态的孔部(12)。
-
公开(公告)号：CN104106126A
公开(公告)日：2014-10-15
申请号：CN201380007643.2
申请日：2013-01-21
Applicant: 信越半导体株式会社
IPC: H01L21/205 , C30B25/20 , C30B29/06
CPC classification number: H01L21/02576 , C30B25/20 , C30B29/06 , H01L21/02381 , H01L21/02532 , H01L21/0262
Abstract: 本发明提供一种硅外延晶片的制造方法，该硅外延晶片的制造方法是在通过掺杂砷而使电阻率为1.0～1.7mΩcm，并进一步掺杂碳、或氮、或碳和氮而制造的N型单晶硅晶片上形成硅外延层。由此，提供一种在掺杂有砷的超低电阻单晶硅晶片上进行外延生长时，能够抑制堆垛层错的产生的硅外延晶片的制造方法。
-
公开(公告)号：CN100428411C
公开(公告)日：2008-10-22
申请号：CN200480016820.4
申请日：2004-06-10
Applicant: 信越半导体株式会社
IPC: H01L21/205 , H01L29/04
CPC classification number: H01L29/66712 , H01L21/02381 , H01L21/0243 , H01L21/02433 , H01L21/02532 , H01L21/0262 , H01L29/045 , H01L29/0634
Abstract: 定义允许衬底的主平面MP的法线矢量α和在填充有填充外延层的沟槽11的纵向上的内壁平面的法线矢量β以最小旋转角度交迭的角度范围作为过渡平面法线角度范围θ，并假设包括在沟槽的纵向上的开口边缘的区域作为在其上法线矢量在过渡平面法线角度范围θ内连续改变的过渡平面区域。然后确定衬底的主平面MP的密勒指数(h1k1l1)和在沟槽的纵向上的内壁平面WP的密勒指数(h2k2l2)，以使平面{111}的法线矢量落在过渡平面法线角度范围θ之外。这提供了一种制造硅外延晶片的方法，使得几乎不可能因为填充外延层的过剩生长而引起沟槽开口的窄化，并因此使得甚至在大的沟槽纵横比下也可以有效抑制沟槽内的填充外延层中的残留空隙。
-
公开(公告)号：CN1618117A
公开(公告)日：2005-05-18
申请号：CN02827641.8
申请日：2002-11-27
Applicant: 信越半导体株式会社
IPC: H01L21/205
CPC classification number: C30B25/12 , C23C16/4405 , C23C16/4583
Abstract: 本发明是在气相生长时支撑半导体衬底(W)的基座(10)，在上表面上形成了在内部配置半导体衬底(W)的镗孔(11)。镗孔(11)形成具有支撑半导体衬底(W)的外周边缘部的上段镗孔部(11a)和与该上段镗孔部(11a)相比在中心侧下段形成的下段镗孔部(11b)的二段结构，在下段镗孔部(11b)中形成了贯通背面并在气相生长时也呈开放状态的孔部(12)。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.024 seconds)
