-
公开(公告)号：CN116721685A
公开(公告)日：2023-09-08
申请号：CN202310708771.5
申请日：2023-06-14
Applicant: 中国科学院微电子研究所
Abstract: 本说明书实施例提供了一种2T动态随机存储器单元多值写入电路及方法，其中，电路包括：2T1C存储模块，由多个2T1C动态随机存储器单元组成，用于存储数据；字线输入驱动电路，与2T1C存储模块连接，用于控制写字线WWL或读字线RWL的导通状态；电流写驱动电路，连接在2T1C存储模块之后，用于将写位线WBL和读位线RBL形成二极管形式，向选中的2T1C动态随机存储器单元写入数据；多路选择器，连接在2T1C存储模块之后，用于在读出阶段选择读位线RBL；数据读出电路，连接在多路选择器之后，用于在读出阶段将多路选择器选择的读位线RBL进行电压钳位，读取电流输出；地址和时序控制电路，与字线输入驱动电路、电流写驱动电路、多路选择器及数据读出电路连接。
-
公开(公告)号：CN116110453A
公开(公告)日：2023-05-12
申请号：CN202310192040.X
申请日：2023-02-24
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: G11C11/4096 , G11C11/4094
Abstract: 本申请实施例提供了一种DRAM存储单元电路及DRAM存储器，通过设置读取控制组件和存储组件，存储组件包括第一晶体管，该第一晶体管的栅极用于存储数据，该存储数据由写入位线输入，通过不利用独立电容存储数据的设计方法，相比传统的存储电路单元具有更高的集成密度，极大节省传统技术中独立电容所带来的面积消耗，上述第一晶体管的漏极与上述读取控制组件电连接，在上述DRAM存储单元读取数据的情况下，通过上述读取控制组件的设置隔离了因上述读取存入位线电平变化产生的电势差，避免了使上述第一晶体管的栅极产生电势差，阻止了栅极内存储数据的因电势差产生的流失，相比于传统的存储单元设计，提供了更好的电荷隔离效果。
-
公开(公告)号：CN105224717B
公开(公告)日：2018-07-27
申请号：CN201510560088.7
申请日：2015-09-06
Applicant: 中国科学院微电子研究所
IPC: G06F17/50
Abstract: 种石墨烯晶体管的小信号模型的截止频率的计算方法,包括:在衬底上形成多个以石墨烯材料作为有源区的MOSFET,其中在各个有源区上形成源漏金属接触;测量各个MOSFET的截止频率;针对于原始的小信号模型和石墨烯有源区与源漏金属接触之间的接触电容存在的特殊性质,将传统的小信号模型加以修改的到新的小信号等效模型;基于新的小信号等效模型,利用传统电路分析方法、KCL以及KVL分析方法,得到新的截止频率的数值解;将截止频率的数值解与截止频率的测量值做比较,反馈修改小信号等效模型。利用本发明可以精确计算及拟合石墨烯晶体管的截止频率,适于石墨烯晶体管的高频研究。本发明理论合理,结果精确,简单易行,有利于建立完整的石墨烯晶体管小信号仿真模型。
-
公开(公告)号：CN120072076A
公开(公告)日：2025-05-30
申请号：CN202311616815.8
申请日：2023-11-29
Applicant: 中国科学院微电子研究所
IPC: G16C20/10 , G16C20/70 , G06N3/0442 , G06N3/0464 , G06N3/045 , G06N3/08
Abstract: 本申请提供一种刻蚀预测方法、装置、设备及介质，可以获取刻蚀工艺参数和在刻蚀工艺参数下刻蚀得到的多个第一刻蚀轮廓数据；将刻蚀工艺参数和多个第一刻蚀轮廓数据输入至刻蚀轮廓预测模型中，输出在第二时刻的第二刻蚀轮廓数据；第二时刻位于第一时刻之后；刻蚀轮廓预测模型基于长短期记忆网络和级联组合层确定，是一种级联循环神经网络，能够降低传统刻蚀模型中基于复杂物理机制建模的大量计算，减少传统刻蚀模型校准中的重复性人工试错工作，减少建模时间，提高仿真效率，此外，提高了对刻蚀轮廓数据的预测准确性。
-
公开(公告)号：CN116110458A
公开(公告)日：2023-05-12
申请号：CN202310193743.4
申请日：2023-02-28
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: G11C11/418 , G11C11/419 , G11C7/12 , G11C8/08 , G11C8/14 , G11C7/18
Abstract: 本申请实施例提供了一种SRAM存储单元电路及SRAM存储器，包括第一晶体管，第一晶体管的源极接地，第二晶体管，第二晶体管的源极接地，第三晶体管，第三晶体管的源极与第一晶体管的漏极电连接，第三晶体管的源极与第二晶体管的栅极电连接，第四晶体管，第四晶体管的源极与第二晶体管的漏极电连接，第四晶体管的源极与第一晶体管的栅极电连接，分压单元，包括电阻，第一输出端和第二输出端，第一输出端与第二晶体管的栅极电连接，第二输出端与第一晶体管的栅极电连接，电阻用于上拉电平和分压。通过设置电阻构成的分压单元代替传统负载型SRAM存储单元中的P型晶体管，降低了SRAM存储单元的制作成本，并且为SRAM存储单元在垂直方向的扩展提供了可能性。
-
Patent Agency Ranking
公开(公告)号：CN105510717A
公开(公告)日：2016-04-20
申请号：CN201510993661.3
申请日：2015-12-25
Applicant: 中国科学院微电子研究所
IPC: G01R27/08
CPC classification number: G01R27/08
Abstract: 一种获取平面型器件的接触电阻的方法，包括：运用电位测量方法获取平面型器件接触电阻；在该表面电位分布测量中，平面型器件处于电流流通状态，器件的结区形成一定的电压降，采用线性拟合的方法提取开尔文显微镜测得的电压降，并采用电压降除以流经器件电流，从而可精确地计算出平面型器件结区处的接触电阻大小。利用本发明，可以精确测量平面型器件的接触电阻，适于薄膜晶体管和二极管等器件的接触电阻测量实验。本发明理论合理，结果精确，简单易行，有利于优化器件性能、建立完整的器件电学模型。
-
公开(公告)号：CN119811304A
公开(公告)日：2025-04-11
申请号：CN202510226940.0
申请日：2025-02-27
Applicant: 中国科学院微电子研究所
IPC: G09G3/3225
Abstract: 本发明涉及一种8T2C耗尽型双栅驱动管阈值电压补偿电路及方法，属于显示技术领域，解决了现有技术控制复杂、电路不稳定的问题。包括发光二极管、开关管单元、耗尽型双栅驱动管、补偿电容、存储电容；第一开关管的漏极连接外部初始电压，源极连接驱动管顶栅极；第二开关管的漏极连接驱动管源极，源极连接补偿电容的一端和地；第三开关管的源极连接驱动管漏极，漏极连接驱动管顶栅极；第四开关管的源极连接驱动管源极，漏极连接驱动管底栅极；第五开关管的源极连接驱动管底栅极，漏极连接数据信号；第六开关管源极连接驱动管漏极，漏极连接电源电压；第七开关管的漏极连接驱动管源极，源极连接发光二极管阳极。实现了稳定像素补偿的目标。
-
公开(公告)号：CN119380777A
公开(公告)日：2025-01-28
申请号：CN202411569150.4
申请日：2024-11-05
Applicant: 中国科学院微电子研究所
IPC: G11C11/408 , G11C11/4094 , G11C29/44
Abstract: 本发明涉及一种M3D‑类NVSRAM。属于存储器技术领域，解决了现有技术中SRAM掉电数据易丢失的问题。结构包括：4T‑SRAM、使能开关管单元、DRAM单元；其中所述使能开关管包括第一使能开关管和第二使能开关管；所述DRAM单元包括第一2T0C‑DRAM和第二2T0C‑DRAM，所述2T0C‑DRAM采用IGZO‑TFT；所述第一使能开关管控制4T‑SRAM的Q点和第一2T0C‑DRAM中读出管源极之间的通断；所述第二使能开关管控制4T‑SRAM的#imgabs0#点和第二2T0C‑DRAM中读出管源极之间的通断；第一2T0C‑DRAM中写入管漏极连接Q点；第二2T0C‑DRAM中写入管漏极连接#imgabs1#点；其中，通过所述使能开关信号和4T‑SRAM的字线WL控制数据的写入、读取或保持；通过所述使能开关信号和时钟信号控制数据的备份或恢复。实现了周期性数据备份和掉电后重新供电数据的恢复。
-
公开(公告)号：CN116364147A
公开(公告)日：2023-06-30
申请号：CN202310179260.9
申请日：2023-02-28
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: G11C11/408 , G11C11/4094 , G11C11/4097 , G11C7/18 , G11C7/12 , G11C8/14 , G11C8/08
Abstract: 本申请实施例提供了一种DRAM存储单元电路及DRAM存储器，包括第一晶体管，第一晶体管的源极接地，栅极寄生电容用于存储数据；第二晶体管，第二晶体管的源极接地，栅极寄生电容用于存储数据；第三晶体管，第三晶体管的漏极与第一位线电连接，源极与第一晶体管的漏极、第二晶体管的栅极电连接，栅极与字线电连接；第四晶体管，第四晶体管的漏极与第二位线电连接，源极与第二晶体管的漏极、第一晶体管的栅极电连接，栅极与字线电连接。设置第一晶体管和第二晶体管的锁存结构，提高了栅极对源漏通道的控制力，减少了晶体管在截止状态下的电荷漏失，降低了DRAM存储器刷新频率，从而具备更低的功耗。
-
公开(公告)号：CN119785715A
公开(公告)日：2025-04-08
申请号：CN202510226939.8
申请日：2025-02-27
Applicant: 中国科学院微电子研究所
IPC: G09G3/3225
Abstract: 本发明涉及一种8T2C增强型/耗尽型驱动管阈值电压补偿电路及方法，属于显示技术领域，解决了现有技术像素补偿率低、控制复杂的问题。包括电流型发光二极管、开关管单元、驱动管、补偿电容单元；第一开关管漏极连接第二参考电压，源极连接驱动管栅极；第二开关管漏极连接电源电压，源极连接驱动管漏极；第三开关管漏极连接外部输入数据，源极连接驱动管栅极；第四开关管漏极连接电源电压，源极连接驱动管漏极；第五开关管源极连接第一参考电压，漏极连接驱动管源极；第六开关管源极接地，漏极连接电流型发光二极管阳极；第七开关管漏极连接驱动管源极，源极连接电流型发光二极管阳极。实现了利用简单控制达到较高像素补偿率的目标。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.022 seconds)
