-
公开(公告)号：CN117909285A
公开(公告)日：2024-04-19
申请号：CN202311788857.X
申请日：2023-12-25
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种兼容ECC校验的存算一体电路及其存算校验方法，涉及集成电路技术领域，用于解决现有技术中存算一体电路难以兼容校验算法的问题。包括：输入电路、控制电路、NV‑SRAM阵列、ECC校验电路、错误位置查询模块以及NV‑SRAM存储电路；输入电路输入待处理数据；控制电路控制整个兼容ECC校验的存算一体电路；错误位置查询模块确定NV‑SRAM阵列中错误数据的错误位置信息；ECC校验电路用于基于错误位置信息对NV‑SRAM阵列中的错误数据进行原位纠正；NV‑SRAM存储电路用于将通过ECC校验之后的数据进行存储。本发明提供的方案能实现存算模式以及ECC校验模式，降低NV‑SRAM的误码率，提高计算准确性，提高存算一体计算精度的同时，对下一次的NV‑SRAM存储操作起到进一步纠正的效果。
-
公开(公告)号：CN117037863A
公开(公告)日：2023-11-10
申请号：CN202311039537.4
申请日：2023-08-17
Applicant: 中国科学院微电子研究所
IPC: G11C5/14 , G11C7/10 , G11C11/4074 , G11C11/4096
Abstract: 本公开提供了一种存储器多值写入电路以及存储器，该多值写入电路包括：动态电压钳位电路、电流镜电路、权重调整电路以及第一选通开关；动态电压钳位电路基于输入的参考电流生成基准电流，电流镜电路将基准电流复制至权重调整电路，权重调整电路基于权重调整信号的控制形成写入电流，写入电流在第一选通开关的控制下写入至存储单元中，写入电流与基准电流之间具有线性倍数关系。通过优化电路结构，本公开实现在所有编码范围内都具有线性增加的写入电流，动态范围大且电流复制精度高，使写数据的准确性和可靠性得到有效提升。
-
公开(公告)号：CN116207979A
公开(公告)日：2023-06-02
申请号：CN202310078269.0
申请日：2023-01-17
Applicant: 中国科学院微电子研究所
IPC: H02M3/07
Abstract: 本发明公开一种输出电压可控的电荷泵及其控制方法、电子设备，涉及电荷泵技术领域，以解决现有的电荷泵电压转换效率低，输出电压不可控的问题。所述输出电压可控的电荷泵包括：多级首尾连接的电荷泵模块和输出模块。每级电荷泵模块依次首尾连接，最后一级电荷泵模块的输出端与输出模块的输入端电连接。当电荷泵处于编程模式时，每级电荷泵模块在对应的控制电压的作用下，通过改变电荷泵模块对应的阈值电压的大小，确定对应的目标阈值电压。当电荷泵处于工作模式时，基于当前级电荷泵模块的输入电压与对应的目标阈值电压，确定当前级电荷泵模块的输出电压。输出模块用于基于每级电荷泵模块的输出电压，向负载装置供电。
-
公开(公告)号：CN116721685A
公开(公告)日：2023-09-08
申请号：CN202310708771.5
申请日：2023-06-14
Applicant: 中国科学院微电子研究所
Abstract: 本说明书实施例提供了一种2T动态随机存储器单元多值写入电路及方法，其中，电路包括：2T1C存储模块，由多个2T1C动态随机存储器单元组成，用于存储数据；字线输入驱动电路，与2T1C存储模块连接，用于控制写字线WWL或读字线RWL的导通状态；电流写驱动电路，连接在2T1C存储模块之后，用于将写位线WBL和读位线RBL形成二极管形式，向选中的2T1C动态随机存储器单元写入数据；多路选择器，连接在2T1C存储模块之后，用于在读出阶段选择读位线RBL；数据读出电路，连接在多路选择器之后，用于在读出阶段将多路选择器选择的读位线RBL进行电压钳位，读取电流输出；地址和时序控制电路，与字线输入驱动电路、电流写驱动电路、多路选择器及数据读出电路连接。
-
公开(公告)号：CN115482858A
公开(公告)日：2022-12-16
申请号：CN202211128430.2
申请日：2022-09-16
Applicant: 中国科学院微电子研究所
IPC: G11C13/00
Abstract: 本发明公开了一种提高非易失性忆阻器型存储器稳定性的电路及存储器，涉及存储器技术领域，电路包括：控制模块，控制模块的输入端连接电源VForming，输出端连接存储器的BL端，用于给存储器的BL端上的各支路忆阻器供电，忆阻器通过保护开关连接存储器的SL端，存储器的SL端连接控制模块的控制端；当控制模块的控制端检测到存储器的SL端电信号为第一预设阈值时，则增大存储器的BL端供电电压，当控制模块的控制端检测到存储器的SL端电信号为第二预设阈值时，则减小存储器的BL端供电电压，第一预设阈值小于第二预设阈值。本申请能够解决传统存储器中存在的浪涌电流高以及可微缩性差的技术问题。
-
Patent Agency Ranking
公开(公告)号：CN119513036A
公开(公告)日：2025-02-25
申请号：CN202411521966.X
申请日：2024-10-29
Applicant: 中国科学院微电子研究所
Abstract: 本公开提供了一种基于全数字架构的存内计算单元、存储器和电子设备。本公开的存内计算单元包括：第一晶体管、第二晶体管、第一阻变存储器、第二阻变存储器、反相器和加法器；第一阻变存储器的阻态与第二阻变存储器的阻态互补，第一晶体管与第二晶体管的类型相同。本公开通过阻态互补的阻变存储器配合晶体管和全数字架构的反相器、加法器完成存内计算单元的实现，使该存内计算单元可以完成多种存内计算方式，提高芯片的资源利用率并降低存内计算单元的占用面积，有利于实现集成度更高的存储芯片，与此同时，较于模拟域的存内计算，本实施例的全数字架构具有更准确的计算结果。
-
公开(公告)号：CN118535090A
公开(公告)日：2024-08-23
申请号：CN202410563934.X
申请日：2024-05-08
Applicant: 中国科学院微电子研究所
IPC: G06F3/06
Abstract: 本发明公开了一种数据存储方法、电路、存储介质及计算机设备，涉及存储器技术领域。其中方法应用于非易失存储器中，该方法包括：响应于数据存储指令，获取待存储数据，其中，待存储数据为有符号的二进制数据；将待存储数据转换为无符号数据，并在无符号数据中增加预设位数的冗余比特，得到转换后的非二进制数据；按照从高位到低位的顺序，循环执行以下步骤，直至非二进制数据全部写入非易失存储器的多值存储单元中：将非二进制数据中待编码的数据写入一个多值存储单元中，并读取多值存储单元中写入的数据，根据读取结果对未写入多值存储单元中的非二进制数据进行纠正。上述方法可以降低存储器的功耗消耗和时间消耗，提高存储器的寿命。
-
公开(公告)号：CN114863964A
公开(公告)日：2022-08-05
申请号：CN202210457204.2
申请日：2022-04-27
Applicant: 中国科学院微电子研究所
Abstract: 本公开提供了一种基于局部乘‑整体加结构的存内计算电路，包括：多个子计算阵列、多条字线、多条位线、多条互补位线以及多条源线；每行中的子计算阵列共字线连接，每列中的子计算阵列共位线、共互补位线以及共源线连接；每个子计算阵列中的计算单元包括第一晶体管、第一存储器、第二晶体管及第二存储器；晶体管栅极与字线连接，源极与源线连接；第一晶体管漏极与第一存储器连接，第一存储器另一端与位线连接；第二晶体管漏极与第二存储器连接，第二存储器另一端与互补位线连接；第三晶体管栅极与源线连接，其源极接地，漏极与第四晶体管的源极连接；第四晶体管栅极与输入线连接，漏极通过开关与计算线连接。本公开还提供了一种存储器及电子设备。
-
公开(公告)号：CN115955243A
公开(公告)日：2023-04-11
申请号：CN202211742651.9
申请日：2022-12-30
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种基于电荷堆叠的逐次逼近型模数转换方法，包括：获取存算一体电路的模拟电流；共源共栅电流镜将模拟电流复制到每个数模转换器的电容阵列上，获得N个数模转换器的采样电流；SW1开关始终处于闭合状态，控制N个最高位电容进行堆叠；SW2开关闭合，采样电流在电容阵列上采样，得到N个采样电压，N个数模转换器的采样电压进行模拟信号堆叠，其中，第一个数模转换器的采样电压为N个采样电压的加权和；SW2开关断开，将第一个数模转换器中的电容阵列依次进行量化，其中，最高位电容不参与量化，并将每次量化结果输入至比较器进行比较，得到数字信号。
-
公开(公告)号：CN115862706A
公开(公告)日：2023-03-28
申请号：CN202211430293.8
申请日：2022-11-15
Applicant: 中国科学院微电子研究所
IPC: G11C11/412
Abstract: 本发明公开了一种电子设备、非易失存储器、存储单元及控制方法，其中的存储单元包括非易失性存储器、第一反相器、第二反相器、第一开关元件和第二开关元件；第一反相器包括第一存储节点，第二反相器包括第二存储节点；第一开关元件连接在第一存储节点和位线之间，控制端连接第一字线；第二开关元件连接在非易失性存储器的第一电极与反位线之间，控制端连接第二字线；第一反相器的输入端连接非易失性存储器的第一电极，第一反相器的电源端连接第一电源；第二反相器的输入端连接第一存储节点，第二存储节点连接非易失性存储器的第二电极，第二反相器的电源端连接第二电源；该存储单元能够减小存储器尺寸，提高存储密度。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.024 seconds)
