-
公开(公告)号：CN118553795A
公开(公告)日：2024-08-27
申请号：CN202410362834.0
申请日：2024-03-28
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L29/786 , H01L29/08 , H01L21/34 , H10B80/00
Abstract: 本申请公开了一种薄膜晶体管、薄膜晶体管的制造方法及存储器。该薄膜晶体管，包括源极、漏极、源极接触层、漏极接触层、沟道层、栅极层和栅极隔离层，栅极隔离层覆盖栅极层，源极和漏极设置在栅极隔离层上，源极接触层覆盖源极，漏极接触层覆盖漏极，沟道层覆盖源极接触层、漏极接触层和栅极隔离层，源极接触层和漏极接触层的迁移率均大于或等于预设迁移率阈值，从而实现了一种漏极接触电阻和源极接触电阻均较低的薄膜晶体管，提高了薄膜晶体管工作时的稳定性和可靠性。
-
公开(公告)号：CN118366512A
公开(公告)日：2024-07-19
申请号：CN202410339056.3
申请日：2024-03-22
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: G11C11/4091 , G11C11/4096 , G11C11/4094 , G11C11/408
Abstract: 本申请公开了一种动态随机存取存储器的存储单元、阵列、存储器及设备。该存储单元包括写字线、写位线、写晶体管、读字线、读位线和读晶体管；读晶体管包括多层沟道，每一层沟道的材料各不相同；写晶体管的栅极连接写字线，写晶体管的第一极连接写位线，写晶体管的第二极连接读晶体管的栅极；写晶体管的第一极和第二极分别为写晶体管的源极和漏极中的一个；读晶体管的第一极连接读位线，读晶体管的第二极连接读字线；读晶体管的第一极和第二极分别为读晶体管的源极和漏极中的一个。本申请的存储单元，读晶体管包括多层沟道，每一层沟道的材料各不相同，该读晶体管能够形成在不同电压区间下的不同电流区间，能够实现单一存储节点的多位信息存储。
-
公开(公告)号：CN119541580A
公开(公告)日：2025-02-28
申请号：CN202411495632.X
申请日：2024-10-24
Applicant: 中国科学院微电子研究所
IPC: G11C11/416
Abstract: 本公开实施例提供一种静态存储器及其读写方法。静态存储器包括：存储元；字线；字选择信号驱动电路，包括第一开关子电路、缓变子电路和第二开关子电路，第一开关子电路，被配置为在第一控制信号线的有效信号控制下，向第一节点写入操作信号线的第一选择信号；缓变子电路，被配置为在第一控制信号线提供无效信号的情况下，基于第一节点的信号，使得第一电平线和第二电平线导通，并对第一节点的第一选择信号进行放电，使得第一节点产生缓变的第二选择信号；第二开关子电路，被配置为在第二控制信号线的有效信号控制下，向字线提供缓变的第二选择信号。本公开，可以提高读操作的噪声容限，提升读稳定性。
-
公开(公告)号：CN117712180A
公开(公告)日：2024-03-15
申请号：CN202311541477.6
申请日：2023-11-17
Applicant: 中国科学院微电子研究所
IPC: H01L29/786 , H01L21/336 , H01L29/423
Abstract: 本发明涉及一种介质隔离两段栅金属氧化物薄膜晶体管结构及其制造方法。一种介质隔离两段栅金属氧化物薄膜晶体管结构，其包括：衬底；在所述衬底上方由下至上依次堆叠的：栅层、栅介质层和沟道层；所述沟道层上表面的左右两侧分别设置源极层和漏极层；其中，所述栅层包括水平方向依次拼接的第一金属栅段、隔离介质段和第二金属栅段，并且所述第二金属栅段的功函数低于所述第一金属栅段的功函数。本发明大幅降低了IGZO TFT器件的漏电问题。
-
公开(公告)号：CN119945418A
公开(公告)日：2025-05-06
申请号：CN202411960018.6
申请日：2024-12-27
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
Abstract: 本发明公开一种环形振荡器及其制造方法，涉及微电子技术领域，用于降低环形振荡器的功耗。所述环形振荡器包括：多个反相器。多个反相器分为第一反相器组、第二反相器组和第三反相器组。第一反相器组包括的反相器的开关速度，大于第二反相器组包括的反相器的开关速度。第二反相器组包括的反相器的功耗小于第一反相器组和第三反相器组包括的反相器的功耗。第三反相器组用于输出信号。第一反相器组和第三反相器包括的至少一个反相器中的晶体管为环栅晶体管。第二反相器组包括的至少一个反相器中的晶体管为氧化物薄膜晶体管。氧化物薄膜晶体管设置于环栅晶体管的上方。所述环形振荡器的制造方法用于制造上述环形振荡器。
-
Patent Agency Ranking
公开(公告)号：CN117812912A
公开(公告)日：2024-04-02
申请号：CN202311532258.1
申请日：2023-11-16
Applicant: 中国科学院微电子研究所
IPC: H10B12/00
Abstract: 本发明涉及一种3D异质集成的动态随机存储器结构及其制造方法。结构包括由下至上层叠的衬底、第一层晶体管和第二层晶体管；所述第一层晶体管采用环绕栅极场效应晶体管，并且所述第一层晶体管中的沟道采用单晶半导体材料；所述第二层晶体管采用金属氧化物薄膜晶体管，并且所述第二层晶体管中的沟道采用非晶态和/或多晶态半导体材料；所述第一层晶体管中栅极与所述第二层晶体管的源极或漏极互连。本发明将IGZO器件与Si基器件混合使用，既可以保证高保持时间，又能避免更多的读出错误，增大内存窗口。
-
公开(公告)号：CN119815898A
公开(公告)日：2025-04-11
申请号：CN202411890060.5
申请日：2024-12-20
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
Abstract: 本发明涉及半导体器件制备技术领域，公开了一种双层堆叠氧化物半导体器件制造方法及半导体器件，方法包括在硅衬底上形成底栅叠层并淀积第一栅介质层；在第一栅介质层上依次生长并图形化第一氧化物层和第一源漏金属层；在第一源漏金属层上沉积介质层并对介质层进行刻蚀形成通孔，在通孔内对源极金属进行沉积与光刻形成下层器件；对下层器件进行退火优化后沉积第二栅介质层，在第二栅介质层上依次生长并图形化第二氧化物层和第二源漏金属层，形成双层堆叠氧化物半导体器件。上述方法能够改善下层器件的亚阈值摆幅，提升性能并增强阈值电压稳定性，制造方法简单，成本低，具有较为广泛的应用范围。
-
公开(公告)号：CN119815892A
公开(公告)日：2025-04-11
申请号：CN202411890061.X
申请日：2024-12-20
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
Abstract: 本申请公开了一种氧化物薄膜晶体管及其制备工艺，涉及一种电子技术领域，主要目的在于解决现有氧化物薄膜晶体管偏压稳定性较差的问题。氧化物薄膜晶体管包括：栅极隔离层、淀积于所述栅极隔离层上的氧化物沟道层、以及淀积在所述氧化物沟道层的图形周围的金属源漏层，其中，所述图形为经过覆盖层图形化后进行氧气退火处理形成的。
-
公开(公告)号：CN118919566A
公开(公告)日：2024-11-08
申请号：CN202410977608.3
申请日：2023-12-29
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L21/336 , H01L29/10 , H01L29/06
Abstract: 一种半导体结构及其形成方法，结构包括：位于第一面上的第一晶体管结构，包括：位于第一面表面的第一沟道层、位于第一沟道层表面的第一栅极结构以及分别位于第一栅极结构两侧的第一源漏外延层；位于第二面上的第二晶体管结构，包括：键合于第二面上的第二沟道层、位于第二沟道层表面的第二栅极结构、以及分别位于第二栅极结构两侧的第二源漏外延层；其中，第一栅极结构与第二栅极结构分别位于衬底两侧，呈上下倒置结构。第一栅极结构与第二栅极结构分别位于衬底两侧，呈上下倒置结构，并且第一晶体管结构与第二晶体管结构键合于衬底的相对两面。减小了第一晶体管结构与第二晶体管结构之间的距离，提升了半导体结构的集成密度。
-
公开(公告)号：CN118431295A
公开(公告)日：2024-08-02
申请号：CN202410356163.7
申请日：2024-03-27
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L29/786 , H01L21/336
Abstract: 本发明公开一种半导体器件及其制作方法、电子设备，涉及半导体技术领域，以解决现有技术中传统平面OS‑TFT器件存在载流子迁移率较低，漏电增加等问题。该半导体器件包括：栅堆叠层、沟道、源区和漏区，所述沟道覆盖所述栅堆叠层，所述源区和所述漏区位于所述沟道的两侧，并覆盖部分沟道远离栅堆叠层一侧的表面，所述源区和所述漏区位于所述沟道表面部分图形化为指状结构，所述源区的指状结构与所述漏区的指状结构呈相对插指结构。半导体器件的制作方法包括上述技术方案所提的半导体器件。本发明提供的半导体器件用于降低电容器金属配线之间的寄生电容。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.022 seconds)
