-
公开(公告)号：CN109427575B
公开(公告)日：2023-02-24
申请号：CN201810964660.X
申请日：2018-08-23
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065 , H01L21/67 , H01J37/32
Abstract: 本发明提供一种抑制通过蚀刻而形成的槽的关键尺寸的扩大的蚀刻方法和蚀刻装置。蚀刻方法包括搬送工序、改性工序、去除工序以及蚀刻工序。在搬送工序中，将层叠有基底膜、第一有机膜以及掩膜的被处理体搬入腔室内并载置在载置台上。在改性工序中，利用被供给到腔室内的包含碳元素、氢元素以及氟元素的第一气体的等离子体，对被处理体的表面进行改性。在去除工序中，向载置台施加第一电力的高频偏压，利用在腔室内生成的第二气体的等离子体将形成于未被掩膜覆盖的第一有机膜的表面的改性层去除。在蚀刻工序中，向载置台施加比第一电力低的第二电力的高频偏压，利用在腔室内生成的第二气体的等离子体对已被去除的改性层的下层的第一有机膜进行蚀刻。
-
公开(公告)号：CN102365392A
公开(公告)日：2012-02-29
申请号：CN201080013934.9
申请日：2010-03-24
Applicant: 东京毅力科创株式会社
IPC: C23F1/08 , H01L21/3065
CPC classification number: H01L21/3081 , H01J37/3244 , H01J37/32449 , H01L21/31116 , H01L21/31138 , H01L22/12 , H01L22/20 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种等离子体蚀刻方法。一种对衬底进行处理的方法，其用于当在所述衬底上形成掩模图案之后通过蚀刻处理来形成期望的图案，该方法包括以下步骤：在衬底上形成两个层；测量掩模图案以及两个层中一者的蚀刻图案的宽度；以及基于所测量的宽度来调整用在蚀刻处理中的HBr和其他气体中任何一者的流速。这两个层可以包括氮化硅层和有机电介质层。
-
公开(公告)号：CN117397014A
公开(公告)日：2024-01-12
申请号：CN202280039064.5
申请日：2022-05-25
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065
Abstract: 第一RF脉冲信号包括多个主循环。各主循环包括第一期间和第二期间。第一期间包括多个第一子循环，第二期间包括多个第二子循环。第一RF脉冲信号在多个第一子循环和多个第二子循环的每一个具有3个以上不同的功率水平。第二RF脉冲信号包括多个主循环。第二RF脉冲信号在多个第一子循环的每一个具有2个以上不同的功率水平，在第二期间具有零功率水平。第三RF脉冲信号包括多个主循环。第三RF脉冲信号在多个第一子循环的每一个具有2个以上不同的功率水平，在第二期间具有零功率水平。
-
公开(公告)号：CN102210015B
公开(公告)日：2015-02-25
申请号：CN200980145127.X
申请日：2009-11-11
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065 , H01L21/76
CPC classification number: H01L21/67069 , H01J37/32192 , H01L21/3065 , H01L21/76229
Abstract: 一种使用等离子体蚀刻装置的蚀刻方法，该等离子体蚀刻装置具备有处理容器、载置台、微波供给单元、气体供给单元、排气装置、向载置台供给交流偏置电力的偏置电力供给单元和控制交流偏置电力的偏置电力控制单元，其中偏置电力控制单元以下述方式对交流偏置电力进行控制：交替地重复向载置台的交流偏置电力的供给和停止，使得供给交流偏置电力的期间与供给交流偏置电力的期间和停止交流偏置电力的期间的合计期间之比在0.1以上0.5以下。
-
公开(公告)号：CN109427575A
公开(公告)日：2019-03-05
申请号：CN201810964660.X
申请日：2018-08-23
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065 , H01L21/67 , H01J37/32
Abstract: 本发明提供一种抑制通过蚀刻而形成的槽的关键尺寸的扩大的蚀刻方法和蚀刻装置。蚀刻方法包括搬送工序、改性工序、去除工序以及蚀刻工序。在搬送工序中，将层叠有基底膜、第一有机膜以及掩膜的被处理体搬入腔室内并载置在载置台上。在改性工序中，利用被供给到腔室内的包含碳元素、氢元素以及氟元素的第一气体的等离子体，对被处理体的表面进行改性。在去除工序中，向载置台施加第一电力的高频偏压，利用在腔室内生成的第二气体的等离子体将形成于未被掩膜覆盖的第一有机膜的表面的改性层去除。在蚀刻工序中，向载置台施加比第一电力低的第二电力的高频偏压，利用在腔室内生成的第二气体的等离子体对已被去除的改性层的下层的第一有机膜进行蚀刻。
-
Patent Agency Ranking
公开(公告)号：CN101868850A
公开(公告)日：2010-10-20
申请号：CN200880104937.6
申请日：2008-08-26
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065 , H01L29/41 , H01L29/423 , H01L29/49 , H01L29/78
CPC classification number: H01L21/32137 , H01L21/28 , H01L21/28008 , H01L21/306 , H01L29/66795 , H01L29/785
Abstract: 半导体装置的制造方法，包括以下步骤：在半导体衬底上，形成突状形式的绝缘层，所述突状形式的绝缘层具有面以及从所述面向上方直立起来的直立面；以覆盖所述突状形式的绝缘层的方式形成导电层；以及在大于等于85mTorr的高温条件下，对所述半导体衬底施加大于等于70mW/cm2的偏置功率，并且通过利用了将微波作为等离子体源的微波等离子体的蚀刻处理，对所述导电层的预定区域进行图案化并去除。
-
公开(公告)号：CN101546709A
公开(公告)日：2009-09-30
申请号：CN200910130006.X
申请日：2009-03-26
Applicant: 东京毅力科创株式会社
IPC: H01L21/3213 , H01L21/28 , H01L21/336
CPC classification number: H01L21/32137 , H01J37/3222 , H01J37/32238
Abstract: 本发明提供一种能够使多晶硅膜相对于硅氧化膜的选择比变大、并且能够抑制在硅衬底上产生凹部的蚀刻方法以及半导体器件的制造方法。一种晶圆(W)，在硅衬底(35)上依次形成栅极氧化膜(36)、多晶硅膜(37)以及具有开口部(39)的硬掩模(38)，在与开口部(39)对应的多晶硅膜(37)的沟槽(40)内形成有自然氧化膜(41)，在该晶圆(W)中，对自然氧化膜(41)进行蚀刻直到多晶硅膜(37)在沟槽(40)的底部露出为止，将环境的压力设定为13.3Pa，向处理空间(S2)提供氧气、溴化氢气体以及氩气，将产生偏压的高频电力的频率设定为13.56MHz，通过从溴化氢气体产生的等离子体对多晶硅膜(37)进行蚀刻而完全除去多晶硅膜(37)。
-
公开(公告)号：CN101868850B
公开(公告)日：2012-11-07
申请号：CN200880104937.6
申请日：2008-08-26
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065 , H01L29/41 , H01L29/423 , H01L29/49 , H01L29/78
CPC classification number: H01L21/32137 , H01L21/28 , H01L21/28008 , H01L21/306 , H01L29/66795 , H01L29/785
Abstract: 半导体装置的制造方法，包括以下步骤：在半导体衬底上，形成突状形式的绝缘层，所述突状形式的绝缘层具有面以及从所述面向上方直立起来的直立面；以覆盖所述突状形式的绝缘层的方式形成导电层；以及在大于等于85mTorr的压力条件下，对所述半导体衬底施加功率密度大于等于70mW/cm2的偏置功率，并且通过利用了将微波作为等离子体源的微波等离子体的蚀刻处理，对所述导电层的预定区域进行图案化并去除所述导电层的预定区域。
-
公开(公告)号：CN102210015A
公开(公告)日：2011-10-05
申请号：CN200980145127.X
申请日：2009-11-11
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065 , H01L21/76
CPC classification number: H01L21/67069 , H01J37/32192 , H01L21/3065 , H01L21/76229
Abstract: 一种使用等离子体蚀刻装置的蚀刻方法，该等离子体蚀刻装置具备有处理容器、载置台、微波供给单元、气体供给单元、排气装置、向载置台供给交流偏置电力的偏置电力供给单元和控制交流偏置电力的偏置电力控制单元，其中偏置电力控制单元以下述方式对交流偏置电力进行控制：交替地重复向载置台的交流偏置电力的供给和停止，使得供给交流偏置电力的期间与供给交流偏置电力的期间和停止交流偏置电力的期间的合计期间之比在0.1以上0.5以下。
-
公开(公告)号：CN101546709B
公开(公告)日：2011-04-06
申请号：CN200910130006.X
申请日：2009-03-26
Applicant: 东京毅力科创株式会社
IPC: H01L21/3213 , H01L21/28 , H01L21/336
CPC classification number: H01L21/32137 , H01J37/3222 , H01J37/32238
Abstract: 本发明提供一种能够使多晶硅膜相对于硅氧化膜的选择比变大、并且能够抑制在硅衬底上产生凹部的蚀刻方法以及半导体器件的制造方法。一种晶圆(W)，在硅衬底(35)上依次形成栅极氧化膜(36)、多晶硅膜(37)以及具有开口部(39)的硬掩模(38)，在与开口部(39)对应的多晶硅膜(37)的沟槽(40)内形成有自然氧化膜(41)，在该晶圆(W)中，对自然氧化膜(41)进行蚀刻直到多晶硅膜(37)在沟槽(40)的底部露出为止，将环境的压力设定为13.3Pa，向处理空间(S2)提供氧气、溴化氢气体以及氩气，将产生偏压的高频电力的频率设定为13.56MHz，通过从溴化氢气体产生的等离子体对多晶硅膜(37)进行蚀刻而完全除去多晶硅膜(37)。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.023 seconds)
