一种三维芯片封装结构及封装方法

    公开(公告)号:CN111477613A

    公开(公告)日:2020-07-31

    申请号:CN202010501441.5

    申请日:2020-06-04

    Abstract: 本发明提供一种三维芯片封装结构及封装方法,封装结构包括:封装基板;三维堆叠芯片组件,包括第一芯片组件及第二芯片组件,第一芯片组件的尺寸大于第二芯片组件的尺寸;热桥结构,形成于第一芯片组件上,与第二芯片组件间具有间距;散热盖组件,形成于封装基板上,热桥结构、第一芯片组件与散热盖组件之间热导通。本发明通过引入热桥结构,形成导热通路,有利于三维堆叠芯片的散热,大幅度降低底部芯片的散热热阻和温度。本发明的设计,还可以降低第一芯片的温差,从而能够大幅度降低热应力。热桥结构分担了原本施加到三维堆叠芯片上的散热器等的压力,从而使得封装受力更为均匀,结构更加稳定。本发明工艺简单,基本不影响现有的封装工艺流程和制程。

    一种三维芯片封装结构及封装方法

    公开(公告)号:CN111477613B

    公开(公告)日:2025-04-11

    申请号:CN202010501441.5

    申请日:2020-06-04

    Abstract: 本发明提供一种三维芯片封装结构及封装方法,封装结构包括:封装基板;三维堆叠芯片组件,包括第一芯片组件及第二芯片组件,第一芯片组件的尺寸大于第二芯片组件的尺寸;热桥结构,形成于第一芯片组件上,与第二芯片组件间具有间距;散热盖组件,形成于封装基板上,热桥结构、第一芯片组件与散热盖组件之间热导通。本发明通过引入热桥结构,形成导热通路,有利于三维堆叠芯片的散热,大幅度降低底部芯片的散热热阻和温度。本发明的设计,还可以降低第一芯片的温差,从而能够大幅度降低热应力。热桥结构分担了原本施加到三维堆叠芯片上的散热器等的压力,从而使得封装受力更为均匀,结构更加稳定。本发明工艺简单,基本不影响现有的封装工艺流程和制程。

    一种三维芯片封装结构
    3.
    实用新型

    公开(公告)号:CN212033016U

    公开(公告)日:2020-11-27

    申请号:CN202021004905.3

    申请日:2020-06-04

    Abstract: 本实用新型提供一种三维芯片封装结构,包括:封装基板;三维堆叠芯片组件,包括第一芯片组件及第二芯片组件,第一芯片组件的尺寸大于第二芯片组件的尺寸;热桥结构,形成于第一芯片组件上,与第二芯片组件间具有间距;散热盖组件,形成于封装基板上,热桥结构、第一芯片组件与散热盖组件之间热导通。本实用新型通过引入热桥结构,形成导热通路,有利于三维堆叠芯片的散热,大幅度降低底部芯片的散热热阻和温度。本实用新型的设计还可以降低第一芯片的温差,能够大幅度降低热应力。热桥结构分担了原本施加到三维堆叠芯片上的散热器等的压力,从而使得封装受力更为均匀,结构更加稳定。本实用新型工艺简单,基本不影响现有的封装工艺流程和制程。(ESM)同样的发明创造已同日申请发明专利

    非对称定向耦合器及制备方法
    4.
    发明公开

    公开(公告)号:CN118671890A

    公开(公告)日:2024-09-20

    申请号:CN202310258944.8

    申请日:2023-03-16

    Abstract: 本发明提供一种非对称定向耦合器及制备方法,通过两个对称耦合直波导、两个具有不同宽度的相位控制直波导、四个锥形波导和四个弯曲波导构建非对称定向耦合器的主体结构,来自输出端的TE模式光源或TM模式光源进入波导后,在对称耦合直波导传播时,光将从一个波导耦合到另一个波导,在经过非对称的相位控制波导部分时,限制在每个波导中的光在没有耦合的情况下传播产生光波相移,之后再耦合,并最终从两个输出端输出,通过使用不对称波导可在两个对称的耦合直波导之间引入小的相移,以补偿对称耦合器的波长相关耦合比,本发明在解决偏振依赖性的基础上,可进一步构成宽带低损耗的非对称定向耦合器,且整体器件尺寸较小。

    台阶金属结构及硅光子器件结构的制备方法

    公开(公告)号:CN116169023A

    公开(公告)日:2023-05-26

    申请号:CN202111404497.X

    申请日:2021-11-24

    Abstract: 本发明提供一种台阶金属结构及硅光子器件的制备方法,包括:1)在基底上形成台阶结构;2)于台阶结构上沉积隔离介质层;3)沉积金属层,顶面金属的厚度大于侧壁金属的厚度;4)于金属层上形成图形阻挡层;5)干法刻蚀显露的顶面金属的第二部分,使顶面金属的第二部分与侧壁金属的第二部分的厚度概呈相等;6)采用各项同性刻蚀工艺去除显露的顶面金属的第二部分和侧壁金属的第二部分。本发明采用金属干法刻蚀和各向同性刻蚀工艺技术组合,通过进一步调整金属干法刻蚀和各向同性刻蚀的刻蚀厚度比例,可以使台阶结构顶面的断面位置的金属层横向腐蚀更小,金属层的横向腐蚀尺寸更可控。

    双层隔离层的SOI衬底
    6.
    发明授权

    公开(公告)号:CN111290077B

    公开(公告)日:2023-01-24

    申请号:CN201811484632.4

    申请日:2018-12-06

    Abstract: 本发明提供一种双层隔离层的SOI衬底,所述SOI衬底包括:衬底硅层;第一隔离层,位于所述衬底硅层之上,所述第一隔离层具有第一折射率;第二隔离层,位于所述第一隔离层之上,所述第二隔离层具有第二折射率;以及顶层硅层,位于所述第二隔离层之上;其中,所述第一折射率小于所述第二折射率。本发明的SOI衬底可用于制作硅光子器件,如在所有硅光子器件中都需要使用波导与光纤相互耦合的模斑转换器,可以使得模斑转换器具有低耦合损耗、大波长带宽、偏振不敏感、耦合容差大、便于与光纤封装等优点,在光通信领域具有广泛的应用前景。

    电光调制器及其制造方法
    7.
    发明公开

    公开(公告)号:CN115598870A

    公开(公告)日:2023-01-13

    申请号:CN202110776036.9

    申请日:2021-07-08

    Abstract: 本申请提供一种电光调制器及其制造方法,该电光调制器包括:多模干涉波导;输入波导;输出波导;第一相移波导;第一光反射结构;第二相移波导;第二光反射结构;平板区;覆盖层;以及电极,其设置于所述覆盖层表面,并贯穿所述覆盖层与所述平板区电接触,其中,所述第一相移波导和所述第二相移波导中的至少一者包括:两个以上的直线延伸部,各所述直线延伸部与所述第一方向平行,并且,在所述基板的横向上,两个以上的所述直线延伸部沿与所述第一方向垂直的第二方向分布;以及连接部,其连接所述第二方向上相邻的两个直线延伸部的端部。本申请能够降低电光调制器的尺寸,并且提高电光调制器的带宽。

    光波导掺杂结构、其制作方法及硅基电光调制器

    公开(公告)号:CN115407531A

    公开(公告)日:2022-11-29

    申请号:CN202110586101.1

    申请日:2021-05-27

    Abstract: 本发明提供一种硅基电光调制器的光波导掺杂结构,光波导掺杂结构包括:光波导脊及位于光波导脊两侧的第一导电类型平板区及第二导电类型平板区,光波导脊包括与第一导电类型平板区相连的第一导电类型掺杂区及与第二导电类型平板区相连的第二导电类型掺杂区,第一导电类型掺杂区及第二导电类型掺杂区的界面形成PN结,第一导电类型掺杂区为呈多个自第一导电类型平板区朝第二导电类型平板区凸起的掺杂结构,多个掺杂结构呈周期分布。本发明利用新型的光波导掺杂方式,可以提高PN结长度,增大光场与PN结接触面积,使得在一定波导长度下,PN结总长度明显增加,可以有效提高调制器的调制效率,从而缩短调制器尺寸,在硅光集成领域存在诸多潜在的应用。

Patent Agency Ranking