一种新型的射频晶体管版图结构

    公开(公告)号:CN105097926A

    公开(公告)日:2015-11-25

    申请号:CN201410216642.5

    申请日:2014-05-22

    Abstract: 本发明提供了射频MOS管,以提高射频MOS管的工作速度及降低其射频MOS管栅极寄生电阻导致的噪声恶化以及可靠性;该射频MOS管包括:源极、漏极和栅极,衬底,所述栅极由子栅和连接子栅的侧栅构成,还包括连接源极及源端的源金属层、连接漏极及漏端的漏金属层和连接侧栅及栅输入端的侧栅金属层,其中源金属层覆盖并延伸出源极,其在有源区的投影与漏极和子栅无交叠;漏金属层覆盖并延伸出漏极,其在有源区的投影与源极和子栅无交叠;侧栅金属层覆盖并延伸出侧栅,其在有源区的投影与源极和漏极无交叠;以及源金属层、漏金属层及栅金属层中,由相同层金属形成的部分无交叉。

    一种新型的电感结构及实现方法

    公开(公告)号:CN105097788A

    公开(公告)日:2015-11-25

    申请号:CN201410216645.9

    申请日:2014-05-22

    Abstract: 本发明是关于一种优化的射频集成电路电感结构,具体为一种采用CMOS兼容MEMS工艺优化片上平面螺旋电感性能的结构。其包括:多层金属互连结构和悬浮结构。各金属层螺旋导线分别位于对应介质层间,其互连结构通过插塞采用多层金属并联(或串并联)形式构成,这样就可以在低频带范围改善电感性能。悬浮结构是依据金属螺旋形状在其螺旋面中间和外围两个部位(或仅中间部位)进行刻蚀各介质层和硅衬底而形成的结构,这样就减小了寄生电容的影响,扩展了电感的工作频带,以及大幅度提高了在高频带范围内的性能。

    提高器件匹配特性的参数化单元

    公开(公告)号:CN105095548A

    公开(公告)日:2015-11-25

    申请号:CN201410216634.0

    申请日:2014-05-22

    Abstract: 本发明提供了小尺寸匹配晶体管参数化模块单元,以提高绘制版图的效率,改善版图的稳定性,其中所述的带参数的小尺寸匹配晶体管模块单元,由两个固定匹配连接关系的晶体管组成。所述模块单元可以调整晶体管的尺寸,可以随时调整它的栅面积,根据实际版图允许面积,优化匹配精确度,提高版图紧凑性。

    ESD特性测试系统
    4.
    发明公开

    公开(公告)号:CN105093087A

    公开(公告)日:2015-11-25

    申请号:CN201410218481.3

    申请日:2014-05-22

    Abstract: 一种基于labview控制的TLP测试系统,包括供电系统、脉冲发生系统、电压电流测试系统、漏电流测试系统、探针台系统、上位机,所述供电系统为一高压电源通为同轴电缆充电,所述脉冲发生系统包括同轴电缆、湿簧管、衰减器、滤波器,同轴电缆通过湿簧管经衰减器、滤波器后输出,所述电压电流测试系统是示波器通过同轴线采集衰减器两端电压信号并经USB传输至电脑,经labview处理后显示并存储,所述漏电流测试系统是继电器在脉冲结束后选通漏电流测试仪测试待测器件漏电,所述探针台系统是通过同轴线连接脉冲发生系统输出端至PM5探针台。本发明的有益效果:性能稳定、脉冲波形平坦、控制方便、测试精度高。

    双埋层SOI高压器件
    7.
    发明公开

    公开(公告)号:CN105097923A

    公开(公告)日:2015-11-25

    申请号:CN201410216637.4

    申请日:2014-05-22

    Abstract: 本发明公开了提出一种新的双埋层并且双埋层都具有双面界面电荷岛结构,双埋层的双面界面电荷岛处于交叉状态的SOI高压器件。该结构在SOI器件上下介质层上下界面分别注入形成一系列等距的高浓度N+区及P+区。由于上下介质层的电场分析相似,以上介质层为例分析,器件外加高压时,纵向电场所形成的反型电荷将被未耗尽n+区内高浓度的电离施主束缚在介质层上界面,同时在下界面积累感应电子。引入的界面电荷对介质层电场(E,)产生附加增强场(△E,),使介质层承受更高耐压,同时对顶层硅电场(ES)产生附加削弱场(△艮),避免在硅层提前击穿,从而有效提高器件的击穿电N(BV)。详细研究DCISOI工作机理及相关结构参数对击穿电压的影响,在5μm介质层、1μm顶层硅上仿真获得825V高耐压,较常规结构提高284.4%,其中,附加场△E,和AEs分别达到725.5V/tm和34V/um。

    一种SOI功率LDMOS场效应晶体管的结构及其制造方法

    公开(公告)号:CN105097922A

    公开(公告)日:2015-11-25

    申请号:CN201410216632.1

    申请日:2014-05-22

    Abstract: 本发明公开了SOI功率LDMOS场效应晶体管及其制造方法,以提高击穿电压,其中该LDMOS结构,在半导体表面形成半圆形或弧形开口;进行离子注入,在所述开口处形成漏极缓变掺杂区,所述漏极缓变掺杂区环绕所述半圆形开口;在所述漏极缓变掺杂区内形成漏区。本发明的LDMOS结构栅极与漏极之间的漏极缓变掺杂区有一个半圆形的沟槽,使得漂移区的电势随着圆形沟槽底部变化,使得电场分布更加分散,从而提高了击穿电压。

    一种具有阶梯形屏蔽槽耐压结构及双漏极结构的SOI高压器件

    公开(公告)号:CN105097920A

    公开(公告)日:2015-11-25

    申请号:CN201410216630.2

    申请日:2014-05-22

    Abstract: 本发明公开了一种新的可用于集成电路的具有阶梯形屏蔽槽耐压结构及双漏极结构的SOI高压金属氧化物半导体场效应管器件,本发明公开了一种新型SOI高压器件的结构,器件在使用场板技术、表面P降场层的双RESURF技术来提高横向击穿电压的同时;其特征在于:此器件具有双漏电极,增加了耗尽区与漏区的面积,减弱了横向电常,提高了横向击穿电压;对于器件的纵向耐压,器件通过在Si和埋层Si02界面上形成了阶梯形的屏蔽槽的结构来解决。

    双垂直窗三埋层SOI高压器件结构

    公开(公告)号:CN105097823A

    公开(公告)日:2015-11-25

    申请号:CN201410216653.3

    申请日:2014-05-22

    Abstract: 本发明公开了双垂直窗三埋层的SOI高压器件结构,器件结构如图1所示,该结构的埋层包含三层氧化层,两个窗不与埋层平行或者第一埋层与第二埋层不在同一平面上,第一层与第三层通过二氧化硅相连。第一层第二层埋氧层与第三层埋氧层之间填充多晶硅。该方法通过增强第三层埋氧层的电场,同时第一第二埋氧层的硅窗口可以调制漂移区电场来提高纵向击穿电压。

Patent Agency Ranking