SiC半导体装置的制造方法

    公开(公告)号:CN104425215A

    公开(公告)日:2015-03-18

    申请号:CN201410459152.8

    申请日:2014-09-10

    Inventor: 小林和雄

    CPC classification number: H01L22/14 H01L21/046 H01L21/26513 H01L21/324

    Abstract: 本发明的目的在于提供一种能够通过4探针法测定电阻值的SiC半导体装置的制造方法。本发明所涉及的SiC半导体装置的制造方法具有:工序(a),其向SiC衬底的表面层注入大于或等于1×1020cm-3浓度的杂质;工序(b),其在工序(a)之后,在SiC衬底的表面形成石墨膜;工序(c),其在工序(b)之后,通过对SiC衬底进行退火处理而使杂质活性化;工序(d),其在工序(c)之后,将石墨膜去除;工序(e),其在工序(d)之后,将SiC衬底的表面氧化而形成氧化膜;工序(f),其将氧化膜去除;以及工序(g),其在工序(f)之后,对该SiC衬底通过4探针法进行电阻值的测定。

    半导体退火装置
    2.
    发明公开

    公开(公告)号:CN106688080A

    公开(公告)日:2017-05-17

    申请号:CN201480081818.9

    申请日:2014-09-08

    Abstract: 半导体退火装置具有:腔室;管,其设置于所述腔室的内侧;晶舟,其以能够进退的方式设置在所述管的内侧;装载区域,其是所述晶舟退出至所述管之外时所述晶舟所处的区域;碳氢化合物供给单元,其将碳氢化合物气体供给至所述管的内侧;加热单元,其对所述管的内侧进行加热;以及氧供给单元,其将氧供给至所述管的内侧。所述管及所述晶舟是蓝宝石制、或者通过All-CVD形成的SiC制。

    半导体装置的制造方法
    3.
    发明公开

    公开(公告)号:CN104008969A

    公开(公告)日:2014-08-27

    申请号:CN201410067436.2

    申请日:2014-02-26

    Abstract: 本发明用于在利用分批式装置以将假基板和多个处理基板彼此隔开间隔而层叠的状态进行热处理的情况下,抑制与假基板接近的处理基板形成不同于其他处理基板的电气特性这一情况。本发明的半导体装置的制造方法具有下述工序:(b)在假基板的背面和多个半导体基板的背面形成无机膜的工序,该无机膜具有可承受热氧化处理或热处理的温度,使氧化或还原气体种到达假基板及所述多个半导体基板背面的量足够少的膜厚;(c)将假基板和多个半导体基板以正面朝向相同方向并彼此隔开间隔而层叠的方式配置的工序;以及(d)在工序(b)及(c)之后,在氧化气体气氛或还原气体气氛内对半导体基板的正面进行热氧化处理或后退火的工序。

    碳化硅外延生长装置及碳化硅外延晶片的制造方法

    公开(公告)号:CN112210827A

    公开(公告)日:2021-01-12

    申请号:CN202010646344.5

    申请日:2020-07-07

    Abstract: 提供一种碳化硅外延生长装置以及碳化硅外延晶片的制造方法,其能够在碳化硅基板之上以成为均匀的载流子浓度的方式进行外延生长,得到稳定的良好的器件特性。将搭载了碳化硅基板(1)以及碳化钽部件(4)的晶片保持器(2)搭载于基座(6)内的旋转台(5),通过基座(6)周围的感应加热线圈(7)进行加热,通过向基座(6)内供给生长气体、掺杂气体以及载气,从而在碳化硅基板(1)之上以成为均匀的载流子浓度的方式进行外延生长,能够得到稳定的良好的器件特性,并且能够提高碳化硅外延晶片工序的成品率。

    半导体装置的制造方法
    7.
    发明授权

    公开(公告)号:CN104008969B

    公开(公告)日:2017-06-16

    申请号:CN201410067436.2

    申请日:2014-02-26

    Abstract: 本发明用于在利用分批式装置以将假基板和多个处理基板彼此隔开间隔而层叠的状态进行热处理的情况下,抑制与假基板接近的处理基板形成不同于其他处理基板的电气特性这一情况。本发明的半导体装置的制造方法具有下述工序:(b)在假基板的背面和多个半导体基板的背面形成无机膜的工序,该无机膜具有可承受热氧化处理或热处理的温度,使氧化或还原气体种到达假基板及所述多个半导体基板背面的量足够少的膜厚;(c)将假基板和多个半导体基板以正面朝向相同方向并彼此隔开间隔而层叠的方式配置的工序;以及(d)在工序(b)及(c)之后,在氧化气体气氛或还原气体气氛内对半导体基板的正面进行热氧化处理或后退火的工序。

    SiC半导体装置的制造方法

    公开(公告)号:CN104425215B

    公开(公告)日:2017-05-10

    申请号:CN201410459152.8

    申请日:2014-09-10

    Inventor: 小林和雄

    CPC classification number: H01L22/14 H01L21/046 H01L21/26513 H01L21/324

    Abstract: 本发明的目的在于提供一种能够通过4探针法测定电阻值的SiC半导体装置的制造方法。本发明所涉及的SiC半导体装置的制造方法具有:工序(a),其向SiC衬底的表面层注入大于或等于1×1020cm‑3浓度的杂质;工序(b),其在工序(a)之后,在SiC衬底的表面形成石墨膜;工序(c),其在工序(b)之后,通过对SiC衬底进行退火处理而使杂质活性化;工序(d),其在工序(c)之后,将石墨膜去除;工序(e),其在工序(d)之后,将SiC衬底的表面氧化而形成氧化膜;工序(f),其将氧化膜去除;以及工序(g),其在工序(f)之后,对该SiC衬底通过4探针法进行电阻值的测定。

Patent Agency Ranking