-
公开(公告)号：CN104008969A
公开(公告)日：2014-08-27
申请号：CN201410067436.2
申请日：2014-02-26
Applicant: 三菱电机株式会社
IPC: H01L21/324
CPC classification number: H01L21/324 , H01L21/046 , H01L21/67276 , H01L29/1608 , H01L29/66068 , H01L29/7827
Abstract: 本发明用于在利用分批式装置以将假基板和多个处理基板彼此隔开间隔而层叠的状态进行热处理的情况下，抑制与假基板接近的处理基板形成不同于其他处理基板的电气特性这一情况。本发明的半导体装置的制造方法具有下述工序：（b）在假基板的背面和多个半导体基板的背面形成无机膜的工序，该无机膜具有可承受热氧化处理或热处理的温度，使氧化或还原气体种到达假基板及所述多个半导体基板背面的量足够少的膜厚；（c）将假基板和多个半导体基板以正面朝向相同方向并彼此隔开间隔而层叠的方式配置的工序；以及（d）在工序（b）及（c）之后，在氧化气体气氛或还原气体气氛内对半导体基板的正面进行热氧化处理或后退火的工序。
-
公开(公告)号：CN104008969B
公开(公告)日：2017-06-16
申请号：CN201410067436.2
申请日：2014-02-26
Applicant: 三菱电机株式会社
IPC: H01L21/324
CPC classification number: H01L21/324 , H01L21/046 , H01L21/67276 , H01L29/1608 , H01L29/66068 , H01L29/7827
Abstract: 本发明用于在利用分批式装置以将假基板和多个处理基板彼此隔开间隔而层叠的状态进行热处理的情况下，抑制与假基板接近的处理基板形成不同于其他处理基板的电气特性这一情况。本发明的半导体装置的制造方法具有下述工序：（b）在假基板的背面和多个半导体基板的背面形成无机膜的工序，该无机膜具有可承受热氧化处理或热处理的温度，使氧化或还原气体种到达假基板及所述多个半导体基板背面的量足够少的膜厚；（c）将假基板和多个半导体基板以正面朝向相同方向并彼此隔开间隔而层叠的方式配置的工序；以及（d）在工序（b）及（c）之后，在氧化气体气氛或还原气体气氛内对半导体基板的正面进行热氧化处理或后退火的工序。
-
公开(公告)号：CN109564882B
公开(公告)日：2023-08-18
申请号：CN201680088302.6
申请日：2016-08-09
Applicant: 三菱电机株式会社
IPC: H01L21/66 , G01N21/956 , H01L21/336 , H01L29/78
Abstract: 本发明涉及的半导体装置的制造方法具备：制造工序，形成多个单位区域，该单位区域具有第2区域和多个第1区域，该多个第1区域成为流过主电流的有效单元，该第2区域与该第1区域外观不同，成为不流过主电流的无效单元；以及外观检查工序，具备对单位区域进行拍摄，得到拍摄图像的工序，基于包含该第2区域的对准图案的位置，从该拍摄图像将检查图像截取出的工序，以及将该检查图像与基准图像进行比较的工序。本发明涉及的半导体装置具备：多个单位区域，该多个单位区域具有无效单元和多个有效单元，该多个有效单元流过主电流，该无效单元与该有效单元外观不同，不流过主电流，该多个单位区域具有500μm～5000μm的宽度。
-
公开(公告)号：CN109564882A
公开(公告)日：2019-04-02
申请号：CN201680088302.6
申请日：2016-08-09
Applicant: 三菱电机株式会社
IPC: H01L21/66 , G01N21/956 , H01L21/336 , H01L29/78
Abstract: 本发明涉及的半导体装置的制造方法具备：制造工序，形成多个单位区域，该单位区域具有第2区域和多个第1区域，该多个第1区域成为流过主电流的有效单元，该第2区域与该第1区域外观不同，成为不流过主电流的无效单元；以及外观检查工序，具备对单位区域进行拍摄，得到拍摄图像的工序，基于包含该第2区域的对准图案的位置，从该拍摄图像将检查图像截取出的工序，以及将该检查图像与基准图像进行比较的工序。本发明涉及的半导体装置具备：多个单位区域，该多个单位区域具有无效单元和多个有效单元，该多个有效单元流过主电流，该无效单元与该有效单元外观不同，不流过主电流，该多个单位区域具有500μm～5000μm的宽度。
-
-
-
Search Results
4
records
(took 0.016 seconds)
