-
公开(公告)号：CN1459870A
公开(公告)日：2003-12-03
申请号：CN03104319.4
申请日：2003-01-30
Applicant: 三菱电机株式会社
CPC classification number: H01L21/76283 , H01L21/84 , H01L27/1203
Abstract: 提供一种其基片主面上形成的绝缘膜的可靠性得到改善的半导体装置及其制造方法。其要点如下：在由元件隔离绝缘膜5a的底面和BOX层2的上面夹着的那部分硅层3内，用离子注入法以杂质浓度P1注入元件隔离用的P型杂质。并且，通过该离子注入，在栅氧化膜7a的下方与BOX层2的界面附近的硅层3内，以杂质浓度P2注入P型杂质。另一方面，在电容器介质膜7b的下方与BOX层2的界面附近的硅层3的杂质浓度为硅层3最初的杂质浓度P0。
-
公开(公告)号：CN1453848A
公开(公告)日：2003-11-05
申请号：CN02157084.1
申请日：2002-12-24
Applicant: 三菱电机株式会社
CPC classification number: H01L29/66772 , H01L21/84 , H01L27/1203 , H01L29/42368 , H01L29/4238 , H01L29/42384 , H01L29/7841 , H01L29/78615 , H01L29/78654 , Y10S438/981
Abstract: 提供可进行体固定，同时实现高速且稳定的动作的SOI元件。在栅极电极12的栅极接触焊盘GP以外的部分与SOI层3之间，配设厚度1到5nm的栅极绝缘膜11，在栅极接触焊盘GP与SOI层3之间，配设厚度5到15nm的栅极绝缘膜110。另外，栅极绝缘膜11和栅极绝缘膜110已连接起来。
-
公开(公告)号：CN1187811C
公开(公告)日：2005-02-02
申请号：CN00131437.8
申请日：2000-10-18
Applicant: 三菱电机株式会社
CPC classification number: H01L21/84 , H01L21/76264 , H01L21/76281 , H01L21/76283 , H01L27/1203
Abstract: 本发明提供一种包含不加厚栅氧化膜而防止了栅氧化膜的绝缘破坏的的MOS晶体管的半导体装置及其制造方法。合并隔离氧化膜(BT1)的栅电极(GT13)一侧的部分贯通SOI层(3)到达埋入氧化膜(2)，而栅电极(GT12)一侧的部分成为在其下部具有阱区的剖面形状。而且，合并隔离氧化膜(BT1)的端部边缘部的形状成为LOCOS隔离氧化膜中的鸟翅状。其结果，栅氧化膜(G012)和(G013)的端部边缘部的部分的厚度在局部变厚。
-
公开(公告)号：CN1118868C
公开(公告)日：2003-08-20
申请号：CN98105764.0
申请日：1998-03-23
Applicant: 三菱电机株式会社
IPC: H01L21/76
CPC classification number: H01L21/765
Abstract: 以提供解决了由场屏蔽(FS)绝缘层引起的器件的工作特性和可靠性降低的半导体器件作为第1目的，以提供防止了起因于制造过程而发生的栅氧化膜的破损的半导体器件作为第2目的，以提供防止了起因于FS电极的材料质量而发生的与栅电极的短路的半导体器件作为第3目的。通过在FS电极(5)的上表面上形成FS上部氮化膜(15)，在制造工序中，即使在局部几乎除去FS上部氧化膜(41)的情况下，也可防止FS电极(5)的上表面露出。
-
公开(公告)号：CN1402353A
公开(公告)日：2003-03-12
申请号：CN02129740.1
申请日：2002-08-09
Applicant: 三菱电机株式会社
CPC classification number: G11C11/4125 , H01L27/1104 , Y10S257/903
Abstract: 本发明的课题是得到一种耐软错误性高的半导体存储器。该半导体存储器备有SRAM存储单元。NMOS晶体管Q1、Q4是驱动用晶体管，NMOS晶体管Q3、Q6是传输用晶体管，PMOS晶体管Q2、Q5是负载晶体管。NMOS晶体管Q7是为了附加电阻用的晶体管。NMOS晶体管Q7的栅极被连接在电源1上。并且，NMOS晶体管Q7的源、漏极中的一方被连接在存储节点ND1上，另一方被连接在NMOS晶体管Q4及PMOS晶体管Q5的各栅极上。NMOS晶体管Q7的源－漏间的电阻可以通过栅长度和栅宽度及源、漏的杂质浓度等进行调整，例如是数10kΩ程度。
-
Patent Agency Ranking
公开(公告)号：CN1204146A
公开(公告)日：1999-01-06
申请号：CN98105764.0
申请日：1998-03-23
Applicant: 三菱电机株式会社
IPC: H01L21/76
CPC classification number: H01L21/765
Abstract: 以提供解决了由FS绝缘层引起的器件的工作特性和可靠性降低的半导体器件作为第1目的,以提供防止了起因于制造过程而发生的栅氧化膜的破损的半导体器件作为第2目的,以提供防止了起因于FS电极的材料质量而发生的与栅电极的短路的半导体器件作为第3目的。通过在FS电极5的上表面上形成FS上部氮化膜15,在制造工序中,即使在局部几乎除去FS上部氧化膜41的情况下,也可防止FS电极5的上表面露出。
-
公开(公告)号：CN1230888C
公开(公告)日：2005-12-07
申请号：CN02157084.1
申请日：2002-12-24
Applicant: 三菱电机株式会社
CPC classification number: H01L29/66772 , H01L21/84 , H01L27/1203 , H01L29/42368 , H01L29/4238 , H01L29/42384 , H01L29/7841 , H01L29/78615 , H01L29/78654 , Y10S438/981
Abstract: 提供可进行体固定，同时实现高速且稳定的动作的SOI元件。在栅极电极(12)的栅极接触焊盘GP以外的部分与SOI层(3)之间，配设厚度1到5nm的栅极绝缘膜(11)，在栅极接触焊盘GP与SOI层(3)之间，配设厚度5到15nm的栅极绝缘膜(110)。另外，栅极绝缘膜(11)和栅极绝缘膜(110)已连接起来。
-
公开(公告)号：CN1187835C
公开(公告)日：2005-02-02
申请号：CN02129740.1
申请日：2002-08-09
Applicant: 三菱电机株式会社
CPC classification number: G11C11/4125 , H01L27/1104 , Y10S257/903
Abstract: 本发明的课题是得到一种耐软错误性高的半导体存储器。该半导体存储器备有SRAM存储单元。NMOS晶体管Q1、Q4是驱动用晶体管，NMOS晶体管Q3、Q6是传输用晶体管，PMOS晶体管Q2、Q5是负载晶体管。NMOS晶体管Q7是为了附加电阻用的晶体管。NMOS晶体管Q7的栅极被连接在电源1上。并且，NMOS晶体管Q7的源、漏极中的一方被连接在存储节点ND1上，另一方被连接在NMOS晶体管Q4及PMOS晶体管Q5的各栅极上。NMOS晶体管Q7的源-漏间的电阻可以通过栅长度和栅宽度及源、漏的杂质浓度等进行调整，例如是数10kΩ程度。
-
公开(公告)号：CN1115716C
公开(公告)日：2003-07-23
申请号：CN98115981.8
申请日：1998-07-15
Applicant: 三菱电机株式会社
IPC: H01L21/20
CPC classification number: H01L27/1203 , H01L21/84
Abstract: 本发明提供防止了来自衬底边缘区的尘粒的半导体衬底的处理方法和半导体衬底。对SOI衬底(10)的边缘区和下主面进行氧化形成氧化膜(13)。在该氧化步骤中将在SOI衬底(10)的边缘区和下主面上露出的氧化膜(11)作为下敷氧化膜来使用，与LOCOS(硅的局部氧化)氧化同样地进行。因而，在SOI衬底(10)的边缘区和下主面上氧化膜(13)的厚度比氧化膜(11)厚。
-
公开(公告)号：CN1309423A
公开(公告)日：2001-08-22
申请号：CN00131437.8
申请日：2000-10-18
Applicant: 三菱电机株式会社
CPC classification number: H01L21/84 , H01L21/76264 , H01L21/76281 , H01L21/76283 , H01L27/1203
Abstract: 本发明提供一种包含不加厚栅氧化膜而防止了栅氧化膜的绝缘破坏的的MOS晶体管的半导体装置及其制造方法。合并隔离氧化膜BT1的栅电极GT13一侧的部分贯通SOI层3到达埋入氧化膜2,而栅电极GT12一侧的部分成为在其下部具有阱区的剖面形状。而且,合并隔离氧化膜BT1的端部边缘部的形状成为LOCOS隔离氧化膜中的鸟翅状。其结果,栅氧化膜G012和G013的端部边缘部的部分的厚度在局部变厚。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.024 seconds)
