公开(公告)号：CN1655361A

公开(公告)日：2005-08-17

申请号：CN200510052500.0

申请日：2001-12-14

Applicant: 三菱电机株式会社

Inventor： 松本拓治 ,  前田茂伸 ,  岩松俊明 ,  一法师隆史

IPC: H01L27/12

CPC classification number: H01L29/78615 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1112 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78654 ,  Y10S257/904

Abstract: 本发明的目的是得到能以良好的稳定性固定由部分隔离区进行了元件隔离的元件形成区中的体区的电位的SO1(绝缘体上的硅)结构的半导体装置。解决方法是在由部分氧化膜(31)进行了元件隔离的元件形成区中形成由源区(51)、漏区(61)和H栅电极(71)构成的MOS晶体管。在H栅电极(71)中，利用左右(图中上下)的“I”，导电性地隔离在源区(51)和漏区(61)上在栅宽W方向上邻接地形成的体区(13)与漏区(61)和源区(51)，中央的“－”起到原来的MOS晶体管的栅电极的功能。

公开(公告)号：CN1309423A

公开(公告)日：2001-08-22

申请号：CN00131437.8

申请日：2000-10-18

Applicant: 三菱电机株式会社

Inventor： 岩松俊明 ,  一法师隆志 ,  松本拓治

IPC: H01L21/76 ,  H01L21/00

CPC classification number: H01L21/84 ,  H01L21/76264 ,  H01L21/76281 ,  H01L21/76283 ,  H01L27/1203

Abstract: 本发明提供一种包含不加厚栅氧化膜而防止了栅氧化膜的绝缘破坏的的MOS晶体管的半导体装置及其制造方法。合并隔离氧化膜BT1的栅电极GT13一侧的部分贯通SOI层3到达埋入氧化膜2,而栅电极GT12一侧的部分成为在其下部具有阱区的剖面形状。而且,合并隔离氧化膜BT1的端部边缘部的形状成为LOCOS隔离氧化膜中的鸟翅状。其结果,栅氧化膜G012和G013的端部边缘部的部分的厚度在局部变厚。

公开(公告)号：CN1812108A

公开(公告)日：2006-08-02

申请号：CN200510022803.8

申请日：2001-12-14

Applicant: 三菱电机株式会社

Inventor： 松本拓治 ,  前田茂伸 ,  岩松俊明 ,  一法师隆史

IPC: H01L27/12 ,  H01L29/78

CPC classification number: H01L29/78615 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1112 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78654 ,  Y10S257/904

Abstract: 本发明的目的是得到能以良好的稳定性固定由部分隔离区进行了元件隔离的元件形成区中的体区的电位的SOI(绝缘体上的硅)结构的半导体装置。解决方法是在由部分氧化膜(31)进行了元件隔离的元件形成区中形成由源区(51)、漏区(61)和H栅电极(71)构成的MOS晶体管。在H栅电极(71)中，利用左右(图中上下)的“I”，导电性地隔离在源区(51)和漏区(61)上在栅宽W方向上邻接地形成的体区(13)与漏区(61)和源区(51)，中央的“－”起到原来的MOS晶体管的栅电极的功能。

公开(公告)号：CN1252830C

公开(公告)日：2006-04-19

申请号：CN01103459.9

申请日：2001-02-13

Applicant: 三菱电机株式会社

Inventor： 松本拓治 ,  岩松俊明 ,  平野有一

IPC: H01L29/78 ,  H01L27/12 ,  H01L21/84

CPC classification number: H01L21/76264 ,  H01L21/3143 ,  H01L21/3185 ,  H01L21/76283 ,  H01L21/84

Abstract: 本发明的目的在于得到一种在具备PTI结构的隔离绝缘膜的半导体装置中抑制衬底浮游效应、隔离特性和耐压提高了的半导体装置及其制造方法。其解决方法是在覆盖形成于半导体层的表面上的元件的上表面的层间绝缘膜之间形成氮化硅膜。

公开(公告)号：CN1230888C

公开(公告)日：2005-12-07

申请号：CN02157084.1

申请日：2002-12-24

Applicant: 三菱电机株式会社

Inventor： 前田茂伸 ,  松本拓治 ,  岩松俊明 ,  一法师隆志

IPC: H01L21/82 ,  H01L27/08

CPC classification number: H01L29/66772 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/42384 ,  H01L29/7841 ,  H01L29/78615 ,  H01L29/78654 ,  Y10S438/981

Abstract: 提供可进行体固定，同时实现高速且稳定的动作的SOI元件。在栅极电极(12)的栅极接触焊盘GP以外的部分与SOI层(3)之间，配设厚度1到5nm的栅极绝缘膜(11)，在栅极接触焊盘GP与SOI层(3)之间，配设厚度5到15nm的栅极绝缘膜(110)。另外，栅极绝缘膜(11)和栅极绝缘膜(110)已连接起来。

公开(公告)号：CN1199281C

公开(公告)日：2005-04-27

申请号：CN01143820.7

申请日：2001-12-14

Applicant: 三菱电机株式会社

Inventor： 松本拓治 ,  前田茂伸 ,  岩松俊明 ,  一法师隆史

IPC: H01L27/12 ,  H01L29/78

CPC classification number: H01L29/78615 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1112 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78654 ,  Y10S257/904

Abstract: 本发明的目的是得到能以良好的稳定性固定由部分隔离区进行了元件隔离的元件形成区中的体区的电位的SOI(绝缘体上的硅)结构的半导体装置。解决方法是在由部分氧化膜(31)进行了元件隔离的元件形成区中形成由源区(51)、漏区(61)和H栅电极(71)构成的MOS晶体管。在H栅电极(71)中，利用左右(图中上下)的“I”，导电性地隔离在源区(51)和漏区(61)上在栅宽W方向上邻接地形成的体区(13)与漏区(61)和源区(51)，中央的“-”起到原来的MOS晶体管的栅电极的功能。

公开(公告)号：CN1329367A

公开(公告)日：2002-01-02

申请号：CN01103459.9

申请日：2001-02-13

Applicant: 三菱电机株式会社

Inventor： 松本拓治 ,  岩松俊明 ,  平野有一

IPC: H01L29/78 ,  H01L27/12 ,  H01L21/84

CPC classification number: H01L21/76264 ,  H01L21/3143 ,  H01L21/3185 ,  H01L21/76283 ,  H01L21/84

Abstract: 本发明的目的在于得到一种在具备PTI结构的隔离绝缘膜的半导体装置中抑制衬底浮游效应、隔离特性和耐压提高了的半导体装置及其制造方法。其解决方法是在覆盖形成于半导体层的表面上的元件的上表面的层间绝缘膜之间形成氮化硅膜。

公开(公告)号：CN1453848A

公开(公告)日：2003-11-05

申请号：CN02157084.1

申请日：2002-12-24

Applicant: 三菱电机株式会社

Inventor： 前田茂伸 ,  松本拓治 ,  岩松俊明 ,  一法师隆志

IPC: H01L21/82 ,  H01L27/08

CPC classification number: H01L29/66772 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/42384 ,  H01L29/7841 ,  H01L29/78615 ,  H01L29/78654 ,  Y10S438/981

Abstract: 提供可进行体固定，同时实现高速且稳定的动作的SOI元件。在栅极电极12的栅极接触焊盘GP以外的部分与SOI层3之间，配设厚度1到5nm的栅极绝缘膜11，在栅极接触焊盘GP与SOI层3之间，配设厚度5到15nm的栅极绝缘膜110。另外，栅极绝缘膜11和栅极绝缘膜110已连接起来。

公开(公告)号：CN1402359A

公开(公告)日：2003-03-12

申请号：CN02132180.9

申请日：2002-08-28

Applicant: 三菱电机株式会社

Inventor： 平野有一 ,  松本拓治 ,  山口泰男

IPC: H01L29/78

CPC classification number: H01L29/78648 ,  H01L27/1203 ,  H01L29/78615 ,  Y10S257/901

Abstract: 本发明提供了一种可抑制总辐射剂量效应发生的半导体装置。该装置的电压施加部分32连接在硅基片1上。半导体装置在受到放射线照射时，在BOX层2内靠近与硅层3的界面处有大量的空穴蓄积。空穴的蓄积量当然会随着时间的经过而增加，但电压施加部分32可在硅基片1上施加随经过时间下降的负电压，用以消除因所蓄积的空穴产生的正电场。电压施加部分32中设有：检测经过时间的计时器30，以及连接于基片1的、基于计时器30的检测结果(时间T)产生与经过时间成比例地下降的负电压V1的电压发生部分31。

公开(公告)号：CN1371132A

公开(公告)日：2002-09-25

申请号：CN01143820.7

申请日：2001-12-14

Applicant: 三菱电机株式会社

Inventor： 松本拓治 ,  前田茂伸 ,  岩松俊明 ,  一法师隆史

IPC: H01L27/12 ,  H01L29/78

CPC classification number: H01L29/78615 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1112 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78654 ,  Y10S257/904

Abstract: 本发明的课题是得到能以良好的稳定性固定由部分隔离区进行了元件隔离的元件形成区中的体区的电位的SOI结构的半导体装置。解决方法是在由部分氧化膜31进行了元件隔离的元件形成区中形成由源区51、漏区61和H栅电极71构成的MOS晶体管。在H栅电极71中,利用左右(图中上下)的“I”,导电性地隔离在源区51和漏区61上在栅宽W方向上邻接地形成的体区13与漏区61和源区51,中央的“－”起到原来的MOS晶体管的栅电极的功能。