-
公开(公告)号：CN115066882B
公开(公告)日：2025-02-14
申请号：CN202180012317.5
申请日：2021-02-04
Applicant: 三星电子株式会社
Abstract: 根据本文档中公开的实施例的电子装置包括：包括多个像素的图像传感器；AF处理单元；存储器；以及控制单元。包括在所述多个像素中的每个像素包括多个光电二极管和微透镜。所述控制单元向所述AF处理单元提供第一条AF数据和第二条AF数据中的至少一者，并且所述AF处理单元可以基于第一条AF数据执行第一相位自动对焦(PAF)操作或基于第二条AF数据执行第二PAF操作。
-
公开(公告)号：CN119274634A
公开(公告)日：2025-01-07
申请号：CN202410069770.5
申请日：2024-01-17
Applicant: 三星电子株式会社
IPC: G11C29/42 , G11C11/406 , G11C11/408
Abstract: 公开了半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括存储器单元阵列、纠错码(ECC)引擎、错误检查和清洗(ECS)电路、行锤击管理电路和刷新控制电路。ECC引擎基于ECC解码的结果生成错误生成信号。ECS电路生成清洗地址并基于错误生成信号输出清洗地址中的至少一个清洗地址作为错误地址。行锤击管理电路将具有第一逻辑电平的错误标志存储在计数单元中，基于错误标志的逻辑电平将计数值与不同参考次数进行比较，并且输出锤击地址。刷新控制电路接收锤击地址并且对物理上邻近于与锤击地址对应的存储器单元行的个或多个牺牲存储器单元行执行锤击刷新操作。
-
公开(公告)号：CN116991753A
公开(公告)日：2023-11-03
申请号：CN202310484622.5
申请日：2023-04-28
Applicant: 三星电子株式会社
Abstract: 提供了存储装置、用于存储装置的操作方法和存储控制器。所述存储装置包括：存储单元阵列；和命令/地址译码器，包括缓冲存储器、被配置为对命令/地址信息进行译码的第一译码逻辑电路和被配置为对地址表进行译码的第二译码逻辑电路。命令/地址译码器被配置为：通过第一译码逻辑电路对从存储控制器接收的第一命令进行译码以获得表同步命令，通过第二译码逻辑电路对自接收到第一命令起预定义时延之后从存储控制器接收到的数据进行译码以获得地址表，将地址表存储在缓冲存储器中，通过第一译码逻辑电路对从存储控制器接收的第二命令进行译码，以获得基于表的命令和与地址表相关联的索引信息，和对与索引信息相对应的地址执行基于表的命令。
-
公开(公告)号：CN113760598A
公开(公告)日：2021-12-07
申请号：CN202110609330.0
申请日：2021-06-01
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器模块及操作方法。所述存储器模块包括：存储器装置，被配置为：从主机接收第一刷新命令，并且在刷新时间期间响应于第一刷新命令而执行刷新操作；以及计算单元，被配置为：检测从主机提供给存储器装置的第一刷新命令，并且在刷新时间期间将第一错误图案写入存储器装置的第一地址处。
-
公开(公告)号：CN1764174B
公开(公告)日：2012-03-21
申请号：CN200510108666.X
申请日：2005-10-18
Applicant: 三星电子株式会社
IPC: H04L25/03
CPC classification number: H04N5/211 , H03H17/0266 , H04L25/03057 , H04L2025/03547 , H04L2025/03687
Abstract: 提供了一种可以使用重叠的滤波器簇(bank)来减少信号失真均衡器以及用于该均衡器的方法。所述均衡器可以包括滤波器电路和滤波器控制电路。所述均衡器及其方法可以减少滤波的信号中的失真。
-
Patent Agency Ranking
公开(公告)号：CN119068932A
公开(公告)日：2024-12-03
申请号：CN202410658913.6
申请日：2024-05-27
Applicant: 三星电子株式会社
IPC: G11C7/22 , G11C11/407 , G06F13/16
Abstract: 提供了一种训练存储器设备的方法。在第一至第三DCA训练步骤中，基于数据信号的眼窗口大小来计算第一至第三DCA码组合中的每一个的得分，并且响应于得分之间发生的平局，基于数据信号的偶数眼窗口最小值和奇数眼窗口最小值之和来选择DCA码组合。
-
公开(公告)号：CN118782109A
公开(公告)日：2024-10-15
申请号：CN202311739173.0
申请日：2023-12-18
Applicant: 三星电子株式会社
Abstract: 本公开涉及包括均具有多个存储单元的多个行的存储器件及其操作方法。一种示例方法包括：从存储器控制器接收第一行的激活命令；从所述第一行的每行锤击跟踪(PRHT)区域读取第一计数；更新所述第一计数以生成第一更新计数；将所述第一更新计数与第一阈值和第二阈值之一进行比较以生成比较结果，其中，当所述第一行是与给定行相邻的行时将所述第一更新计数与所述第一阈值进行比较，而当所述第一行不与所述给定行相邻时将所述第一更新计数与所述第二阈值进行比较；基于所述比较结果输出目标行地址；以及对与所述目标行地址相对应的行执行行锤击缓解操作。
-
公开(公告)号：CN118690190A
公开(公告)日：2024-09-24
申请号：CN202410196078.9
申请日：2024-02-22
Applicant: 三星电子株式会社
IPC: G06F18/214 , G06F1/06 , G06F13/16
Abstract: 一种响应于占空比调节器(DCA)代码来调节数据信号的眼窗的存储器设备的训练方法，包括：执行第一训练操作，该第一训练操作选择与第一内部时钟信号相对应的第一DCA代码，该第一内部时钟信号相对于参考内部时钟信号具有180°的相位差，以及执行第二训练操作，该第二训练操作选择分别与第二内部时钟信号和第三内部时钟信号相对应的第二DCA代码和第三DCA代码，该第二内部时钟信号和第三内部时钟信号相对于参考内部时钟信号具有90°和270°的相位差。在第一训练操作中，以两个单位间隔为单位测量数据信号的眼窗大小，并且在第二训练操作中，以一个单位间隔为单位测量数据信号的眼窗大小。
-
公开(公告)号：CN114863969A
公开(公告)日：2022-08-05
申请号：CN202111204990.7
申请日：2021-10-15
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4063
Abstract: 提供一种跳过刷新操作的存储器件及其操作方法。所述存储器件包括：存储单元阵列，所述存储单元阵列包括N个行；刷新控制器，所述刷新控制器被配置为基于刷新命令控制针对所述存储单元阵列的所述N个行的刷新操作；以及访问信息存储电路，所述访问信息存储电路包括多个寄存器，所述多个寄存器被配置为存储与所述N个行中的每一行对应的标志信息，其中，所述标志信息在具有第一值时指示已被访问的行，并且在具有第二值时指示未被访问的行。所述刷新控制器进一步被配置为：基于与所述第一行对应的所述标志信息，控制是否在针对所述第一行的刷新定时针对所述N个行中的第一行执行刷新操作。
-
公开(公告)号：CN113744775A
公开(公告)日：2021-12-03
申请号：CN202110041714.7
申请日：2021-01-13
Applicant: 三星电子株式会社
Abstract: 提供了存储器装置和包括存储器装置的存储器模块。所述存储器装置包括与多个存储器存储体通信的外围电路。所述多个存储体中的每个包括：存储器单元阵列，包括多个存储器单元；行解码器，通过多条字线与所述多个存储器单元连接；位线感测放大器，通过包括第一位线和第二位线的多条位线与所述多个存储器单元连接；和列解码器，被配置为将位线感测放大器与外围电路连接。存储器单元阵列包括：与第一位线连接的第一区段以及与第二位线连接的第二区段，并且第一区段和第二区段针对与行相关的错误彼此独立。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.031 seconds)
