存储模块、操作其的方法以及操作控制其的主机的方法

    公开(公告)号:CN111090387B

    公开(公告)日:2023-07-28

    申请号:CN201910952640.5

    申请日:2019-10-09

    IPC分类号: G06F3/06

    摘要: 提供了存储模块、操作其的方法以及操作控制其的主机的方法。所述存储模块包括动态随机存取存储器(DRAM)装置、非易失性存储器装置和高速缓冲存储器。操作所述存储模块的方法包括:响应于外部设备进入页面故障模式,将存储在所述非易失性存储器装置中的目标数据复制到所述高速缓冲存储器;从所述外部设备接收第一刷新命令;以及响应于所述第一刷新命令,在第一刷新参考时间内执行与所述DRAM装置相关联的第一刷新操作,并且将复制到所述高速缓冲存储器的所述目标数据移动到所述DRAM装置。

    用于访问存储器模块的方法
    2.
    发明公开

    公开(公告)号:CN113791987A

    公开(公告)日:2021-12-14

    申请号:CN202110081007.0

    申请日:2021-01-21

    IPC分类号: G06F12/02

    摘要: 提供了一种用于访问存储器模块的方法。所述方法包括:对第一部分突发长度的第一数据进行编码以生成第一奇偶校验信息和第一循环冗余码;对第二部分突发长度的第二数据进行编码以生成第二奇偶校验信息和第二循环冗余码;将第一数据和第二数据写入第一存储器装置;以及将第一奇偶校验信息、第一循环冗余码、第二奇偶校验信息和第二循环冗余码写入第二存储器装置和第三存储器装置。

    存储器模块和存储器系统
    3.
    发明公开

    公开(公告)号:CN111258842A

    公开(公告)日:2020-06-09

    申请号:CN201910846662.3

    申请日:2019-09-09

    IPC分类号: G06F11/30

    摘要: 公开存储器模块和存储器系统。一种存储器系统包括:存储器装置,其中具有多个易失性存储器模块;以及存储器控制器,电结合到所述多个易失性存储器模块。存储器控制器被配置为:响应于由所述多个易失性存储器模块中的第一易失性存储器模块生成报警信号,校正所述多个易失性存储器模块中的第一易失性存储器模块中的错误,并且在生成报警信号时并发地进行刷新所述多个易失性存储器模块中的第二易失性存储器模块的至少一部分的操作。

    跳过刷新操作的存储器件及其操作方法

    公开(公告)号:CN114863969A

    公开(公告)日:2022-08-05

    申请号:CN202111204990.7

    申请日:2021-10-15

    IPC分类号: G11C11/406 G11C11/4063

    摘要: 提供一种跳过刷新操作的存储器件及其操作方法。所述存储器件包括:存储单元阵列,所述存储单元阵列包括N个行;刷新控制器,所述刷新控制器被配置为基于刷新命令控制针对所述存储单元阵列的所述N个行的刷新操作;以及访问信息存储电路,所述访问信息存储电路包括多个寄存器,所述多个寄存器被配置为存储与所述N个行中的每一行对应的标志信息,其中,所述标志信息在具有第一值时指示已被访问的行,并且在具有第二值时指示未被访问的行。所述刷新控制器进一步被配置为:基于与所述第一行对应的所述标志信息,控制是否在针对所述第一行的刷新定时针对所述N个行中的第一行执行刷新操作。

    存储器装置和包括存储器装置的存储器模块

    公开(公告)号:CN113744775A

    公开(公告)日:2021-12-03

    申请号:CN202110041714.7

    申请日:2021-01-13

    IPC分类号: G11C7/12 G11C7/06 G11C8/14

    摘要: 提供了存储器装置和包括存储器装置的存储器模块。所述存储器装置包括与多个存储器存储体通信的外围电路。所述多个存储体中的每个包括:存储器单元阵列,包括多个存储器单元;行解码器,通过多条字线与所述多个存储器单元连接;位线感测放大器,通过包括第一位线和第二位线的多条位线与所述多个存储器单元连接;和列解码器,被配置为将位线感测放大器与外围电路连接。存储器单元阵列包括:与第一位线连接的第一区段以及与第二位线连接的第二区段,并且第一区段和第二区段针对与行相关的错误彼此独立。

    存储模块、操作其的方法以及操作控制其的主机的方法

    公开(公告)号:CN111090387A

    公开(公告)日:2020-05-01

    申请号:CN201910952640.5

    申请日:2019-10-09

    IPC分类号: G06F3/06

    摘要: 提供了存储模块、操作其的方法以及操作控制其的主机的方法。所述存储模块包括动态随机存取存储器(DRAM)装置、非易失性存储器装置和高速缓冲存储器。操作所述存储模块的方法包括:响应于外部设备进入页面故障模式,将存储在所述非易失性存储器装置中的目标数据复制到所述高速缓冲存储器;从所述外部设备接收第一刷新命令;以及响应于所述第一刷新命令,在第一刷新参考时间内执行与所述DRAM装置相关联的第一刷新操作,并且将复制到所述高速缓冲存储器的所述目标数据移动到所述DRAM装置。

    半导体器件和包括半导体器件的电子设备

    公开(公告)号:CN114721981A

    公开(公告)日:2022-07-08

    申请号:CN202111545971.0

    申请日:2021-12-16

    IPC分类号: G06F13/16 G06F13/42

    摘要: 提供了一种包括具有改进的可靠性的存储器器件的半导体器件。所述半导体器件包括:至少一个数据引脚,被配置为传输数据信号;至少一个命令地址引脚,被配置为传输命令和地址;至少一个串行引脚,被配置为传输串行数据信号;以及处理电路,连接到所述至少一个数据引脚和所述至少一个串行引脚。所述处理电路被配置为通过至少一个数据引脚从外部接收数据信号,并且所述处理电路被配置为响应于所接收的数据信号而通过至少一个串行引脚输出串行数据信号。

    存储器模块和存储器系统
    10.
    发明授权

    公开(公告)号:CN111258842B

    公开(公告)日:2024-06-04

    申请号:CN201910846662.3

    申请日:2019-09-09

    IPC分类号: G06F11/30

    摘要: 公开存储器模块和存储器系统。一种存储器系统包括:存储器装置,其中具有多个易失性存储器模块;以及存储器控制器,电结合到所述多个易失性存储器模块。存储器控制器被配置为:响应于由所述多个易失性存储器模块中的第一易失性存储器模块生成报警信号,校正所述多个易失性存储器模块中的第一易失性存储器模块中的错误,并且在生成报警信号时并发地进行刷新所述多个易失性存储器模块中的第二易失性存储器模块的至少一部分的操作。