-
公开(公告)号：CN101068106A
公开(公告)日：2007-11-07
申请号：CN200710101068.9
申请日：2007-04-26
Applicant: 三星电子株式会社
CPC classification number: H03F1/223 , H03F3/45192 , H03F3/45632 , H03F2200/513 , H03F2203/45052 , H03F2203/45292 , H03F2203/45302 , H03F2203/45652
Abstract: 一种稳压共源共栅放大电路，包括：第一PMOS FET和第二PMOS FET，其串联连接在接收第一供电电压的第一端和输出端之间；第一NMOS FET和第二NMOS FET，其串联连接在输出端和接收第二供电电压的第二端之间；以及稳压电路。稳压电路基于第一PMOS FET的漏极的电压，将用于稳定在第一PMOS FET的漏极的电压的第一控制信号输出到第二PMOS FET的栅极，并基于第一NMOS FET的源极的电压，将用于稳定在第一NMOS FET的源极中电压变化的第二控制信号输出到第一NMOS FET的栅极。
-
公开(公告)号：CN100570873C
公开(公告)日：2009-12-16
申请号：CN200310118109.7
申请日：2003-10-17
Applicant: 三星电子株式会社
CPC classification number: H01L28/55 , H01L21/76895 , H01L23/5223 , H01L27/0805 , H01L27/1085 , H01L28/60 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种集成电路电容器，其容量大并且在制造该电容器时不会出现影响现有技术的问题。该电容器包括上电极，下电极和位于上电极和下电极之间的介质层。对上电极施加第一电压和对下电极施加不同于第一电压的第二电压。一布线层位于与下电极相同或更低的层次中，通过该布线层对上电极施加第一电压。
-
公开(公告)号：CN101068106B
公开(公告)日：2011-11-30
申请号：CN200710101068.9
申请日：2007-04-26
Applicant: 三星电子株式会社
CPC classification number: H03F1/223 , H03F3/45192 , H03F3/45632 , H03F2200/513 , H03F2203/45052 , H03F2203/45292 , H03F2203/45302 , H03F2203/45652
Abstract: 一种稳压共源共栅放大电路，包括：第一PMOS FET和第二PMOS FET，其串联连接在接收第一供电电压的第一端和输出端之间；第一NMOS FET和第二NMOS FET，其串联连接在输出端和接收第二供电电压的第二端之间；以及稳压电路。稳压电路基于第一PMOS FET的漏极的电压，将用于稳定在第一PMOSFET的漏极的电压的第一控制信号输出到第二PMOS FET的栅极，并基于第一NMOS FET的源极的电压，将用于稳定在第一NMOS FET的源极中电压变化的第二控制信号输出到第一NMOS FET的栅极。
-
公开(公告)号：CN1507055A
公开(公告)日：2004-06-23
申请号：CN200310118109.7
申请日：2003-10-17
Applicant: 三星电子株式会社
CPC classification number: H01L28/55 , H01L21/76895 , H01L23/5223 , H01L27/0805 , H01L27/1085 , H01L28/60 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种集成电路电容器，其容量大并且在制造该电容器时不会出现影响现有技术的问题。该电容器包括上电极、下电极和位于上电极和下电极之间的介质层。对上电极施加第一电压和对下电极施加不同于第一电压的第二电压。一布线层位于与下电极相同或更低的层次中，通过该布线层对上电极施加第一电压。
-
公开(公告)号：CN101527279A
公开(公告)日：2009-09-09
申请号：CN200810165662.9
申请日：2008-09-19
Applicant: 三星电子株式会社
IPC: H01L21/768
CPC classification number: H01L21/76895 , H01L21/76816 , H01L21/76877 , H01L23/485 , H01L23/53252 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种形成半导体器件的布线层的方法，其包括形成具有第一厚度的第一层间绝缘层和在该第一层间绝缘层中形成第一接触塞，该第一厚度对应于将要形成在支撑层上的层间绝缘层的厚度的一部分。该方法还包括在第一接触塞和第一层间绝缘层上形成具有第二厚度的第二层间绝缘层，其中第二厚度对应于层间绝缘层的厚度的其余部分，以及在第二层间绝缘层中形成连接到第一接触塞的第二接触塞，从而形成包括第一接触塞和第二接触塞的局部布线层。
-
Patent Agency Ranking
公开(公告)号：CN100385659C
公开(公告)日：2008-04-30
申请号：CN200310102992.0
申请日：2003-10-31
Applicant: 三星电子株式会社
CPC classification number: H01L21/76801 , H01L21/76838 , H01L21/76895 , H01L23/5223 , H01L27/0688 , H01L27/10852 , H01L28/40 , H01L28/60 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供集成电路装置，所述集成电路装置包括集成电路衬底和位于该集成电路衬底上的金属-绝缘体-金属(MIM)电容器的导电的下部电极层。介电层位于该下部电极层上，而该MIM电容器的导电的上部电极层位于该介电层上。第一金属间介电层位于该上部电极层上。该第一金属间介电层包括至少一个延伸至该上部电极层的通孔。第一导电互连层位于该第一金属间介电层的所述至少一个通孔上。第二金属间介电层位于该第一金属间介电层上。该第二金属间介电层包括至少一个延伸至该第一导电互连层并至少部分露出该第一金属间介电层的所述至少一个通孔的至少一个通孔。第二导电互连层被提供在电连接该第一导电互连层的该第二金属间介电层的至少一个通孔中。
-
公开(公告)号：CN1551353A
公开(公告)日：2004-12-01
申请号：CN200410059562.X
申请日：2004-05-14
Applicant: 三星电子株式会社
IPC: H01L27/04 , H01L23/52 , H01L21/82 , H01L21/768 , H01L21/3205
CPC classification number: H01L23/5228 , H01L23/53228 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种包括金属互连和金属电阻器的半导体器件及其制造方法，使得金属电阻器可靠地电连接于金属互连。该制造方法包括步骤：在绝缘层中形成铜的下部互连，在绝缘层上形成帽盖层以覆盖并保护下部互连，在帽盖层中形成窗口以选择性地露出下部互连的上表面，并在帽盖层上形成通过窗口与下部互连的上表面接触的金属电阻器。然后在绝缘层中形成电接触。可选择地，可以在电接触形成后在绝缘层上形成金属电阻器。
-
公开(公告)号：CN101098126B
公开(公告)日：2011-02-09
申请号：CN200710128884.9
申请日：2007-02-17
Applicant: 三星电子株式会社
IPC: H03F3/16
Abstract: 一种调节的共源-共栅放大电路，包括第一导电类型的第一MOS晶体管，第一导电类型的第二MOS晶体管，第二导电类型的第三MOS晶体管，第一电流源和第二电流源。第一MOS晶体管耦合在输出节点和第一节点之间。具有用于接收偏置电压的栅极端的第二MOS晶体管耦合在第一节点和第二电源电压之间。第三MOS晶体管耦合在第一电源电压和第一MOS晶体管的栅极端之间。第一电流源耦合在第一MOS晶体管的栅极端和第二电源电压之间。第二电流源耦合在第一电源电压和输出节点之间。
-
公开(公告)号：CN101098126A
公开(公告)日：2008-01-02
申请号：CN200710128884.9
申请日：2007-02-17
Applicant: 三星电子株式会社
IPC: H03F3/16
Abstract: 一种调节的共源-共栅放大电路，包括第一导电类型的第一MOS晶体管，第一导电类型的第二MOS晶体管，第二导电类型的第三MOS晶体管，第一电流源和第二电流源。第一MOS晶体管耦合在输出节点和第一节点之间。具有用于接收偏置电压的栅极端的第二MOS晶体管耦合在第一节点和第二电源电压之间。第三MOS晶体管耦合在第一电源电压和第一MOS晶体管的栅极端之间。第一电流源耦合在第一MOS晶体管的栅极端和第二电源电压之间。第二电流源耦合在第一电源电压和输出节点之间。
-
公开(公告)号：CN1507045A
公开(公告)日：2004-06-23
申请号：CN200310102992.0
申请日：2003-10-31
Applicant: 三星电子株式会社
CPC classification number: H01L21/76801 , H01L21/76838 , H01L21/76895 , H01L23/5223 , H01L27/0688 , H01L27/10852 , H01L28/40 , H01L28/60 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供集成电路装置，所述集成电路装置包括集成电路衬底和位于该集成电路衬底上的金属－绝缘体－金属(MIM)电容器的导电的下部电极层。介电层位于该下部电极层上，而该MIM电容器的导电的上部电极层位于该介电层上。第一金属间介电层位于该上部电极层上。该第一金属间介电层包括至少一个延伸至该上部电极层的通孔。第一导电互连层位于该第一金属间介电层的所述至少一个通孔上。第二金属间介电层位于该第一金属间介电层上。该第二金属间介电层包括至少一个延伸至该第一导电互连层并至少部分露出该第一金属间介电层的所述至少一个通孔的至少一个通孔。第二导电互连层被提供在电连接该第一导电互连层的该第二金属间介电层的至少一个通孔中。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.019 seconds)
