-
公开(公告)号：CN109817629A
公开(公告)日：2019-05-28
申请号：CN201811311538.9
申请日：2018-11-06
Applicant: 三星电子株式会社
IPC: H01L27/11551
Abstract: 一种非易失性存储器件的页缓冲器的至少一个锁存器包括选择性地存储感测节点的电压的电容器。该电容器包括至少一个第一接触和至少一个第二接触，所述至少一个第一接触具有与每个单元串的第一高度对应的第二高度，地电压被供应到所述至少一个第二接触。所述至少一个第二接触具有与第一高度对应的第三高度，与所述至少一个第一接触相邻设置，并与所述至少一个第一接触电隔离。
-
公开(公告)号：CN118265301A
公开(公告)日：2024-06-28
申请号：CN202311377307.9
申请日：2023-10-23
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件，包括存储单元区域和外围电路区域，存储单元区域包括：多条位线，多条位线中的每条位线沿第一方向延伸；以及多个上接合焊盘，外围电路区域包括：页缓冲器电路；多个下接合焊盘，设置在页缓冲器电路上方并且多个下接合焊盘中的每个下接合焊盘连接到多个上接合焊盘中的相应的上接合焊盘；以及多条贯通布线，多条贯通布线中的每条贯通布线沿第一方向延伸。多个下接合焊盘包括：第一下接合焊盘，设置在沿第一方向延伸的第一线中；以及第二下接合焊盘，设置在沿第一方向延伸的第二线中。多条贯通布线包括至少一条第一贯通布线，该至少一条第一贯通布线在第一线和第二线之间延伸，并且延伸跨过页缓冲器电路。
-
公开(公告)号：CN1290191C
公开(公告)日：2006-12-13
申请号：CN200410003216.X
申请日：2004-02-02
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/105 , H01L29/78 , H01L21/8234
CPC classification number: H01L21/823437 , H01L21/823475 , H01L21/823481
Abstract: 本发明提供一种集成电路器件及其制造方法。该集成电路器件包括：集成电路衬底；位于该衬底中的第一、第二和第三隔离绝缘区，其定义出第一和第二有源区；位于第一有源区上的第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在该第一部分的端部处的第二部分；第二栅极电极，其位于第二有源区上；以及绝缘层，其位于第一、第二和第三绝缘区上，并定义了暴露第一栅极电极的第二部分的至少一部分的第一栅极接触孔、和位于第二有源区上的暴露第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于该第一部分上的栅极接触孔。该方法相应地制得该集成电路器件。
-
公开(公告)号：CN110610736B
公开(公告)日：2024-12-31
申请号：CN201910322253.3
申请日：2019-04-22
Applicant: 三星电子株式会社
Abstract: 本公开提供了一种页面缓冲器及包括该页面缓冲器的存储器件。所述存储器件包括：存储单元阵列，所述存储单元阵列具有多个存储单元串和连接到所述多个存储单元串的多条位线；以及多个页面缓冲器，所述多个页面缓冲器连接到所述多条位线，其中，所述多个页面缓冲器中的每一个页面缓冲器包括多个锁存器和传输晶体管，所述多个锁存器共享一个数据传输节点并通过所述数据传输节点彼此交换数据；所述传输晶体管设置所述数据传输节点与另一页面缓冲器的另一数据传输节点之间的连接。
-
-
Patent Agency Ranking
公开(公告)号：CN114078490A
公开(公告)日：2022-02-22
申请号：CN202110641034.9
申请日：2021-06-09
Applicant: 三星电子株式会社
IPC: G11C5/06 , G11C7/10 , G11C16/04 , H01L27/11573 , H01L27/11582
Abstract: 提供了一种存储器设备。该存储器设备包括：存储器单元阵列，包括多个存储器单元；和页面缓冲器电路，设置在包括沿第一水平方向设置的主区域和高速缓存区域的页面缓冲器区域，并且包括在主区域中沿第二水平方向彼此相邻的第一页面缓冲器单元和第二页面缓冲器单元。第一页面缓冲器单元的第一读出节点包括第一下金属图案和第一上金属图案，第一上金属图案电连接到第一下金属图案。第二页面缓冲器单元的第二读出节点包括第二下金属图案和第二上金属图案，第二上金属图案电连接到第二下金属图案，并且在第二水平方向上不与第一上金属图案相邻。
-
公开(公告)号：CN110610736A
公开(公告)日：2019-12-24
申请号：CN201910322253.3
申请日：2019-04-22
Applicant: 三星电子株式会社
Abstract: 本公开提供了一种页面缓冲器及包括该页面缓冲器的存储器件。所述存储器件包括：存储单元阵列，所述存储单元阵列具有多个存储单元串和连接到所述多个存储单元串的多条位线；以及多个页面缓冲器，所述多个页面缓冲器连接到所述多条位线，其中，所述多个页面缓冲器中的每一个页面缓冲器包括多个锁存器和传输晶体管，所述多个锁存器共享一个数据传输节点并通过所述数据传输节点彼此交换数据；所述传输晶体管设置所述数据传输节点与另一页面缓冲器的另一数据传输节点之间的连接。
-
公开(公告)号：CN118057932A
公开(公告)日：2024-05-21
申请号：CN202311520369.0
申请日：2023-11-15
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件及包括其的电子系统。所述半导体器件包括：字线，所述字线设置在衬底上并且在与所述衬底的上表面垂直的第一方向上彼此间隔开；串选择线，所述串选择线设置在所述字线上；存储串，所述存储串在所述衬底上沿所述第一方向延伸，每个存储串包括在所述第一方向上延伸穿过所述字线的第一沟道以及由所述字线围绕所述第一沟道构成的存储单元；位线，所述位线电连接到所述存储串；以及跨接线，所述跨接线连接到所述串选择线。
-
公开(公告)号：CN108630254B
公开(公告)日：2022-12-06
申请号：CN201810239110.1
申请日：2018-03-22
Applicant: 三星电子株式会社
Inventor： 朴曾焕
IPC: G11C7/10
Abstract: 根据本发明构思的一些实施例的非易失性存储设备可以包括：存储器单元阵列，经由第一多个位线连接到所述存储器单元阵列的第一页面缓冲器，以及经由第二多个位线连接到所述存储器单元阵列的第二页面缓冲器。第一页面缓冲器电路可以包括第一位线选择电路、第一位线截止电路和第一锁存器电路。第二页面缓冲器可以包括第二位线选择电路、第二位线截止电路和第二锁存器电路。第一和第二位线选择电路、第一和第二位线截止电路、以及第一和第二锁存器电路可以在远离所述存储器单元阵列的方向上依次布置。所述数据线的宽度可以大于所述位线的宽度。
-
公开(公告)号：CN113948123A
公开(公告)日：2022-01-18
申请号：CN202110320133.7
申请日：2021-03-25
Applicant: 三星电子株式会社
Abstract: 提供了一种包括页面缓冲器的存储装置。存储装置包括：存储单元阵列，所述存储单元阵列包括多个存储单元；以及页面缓冲电路，所述页面缓冲电路包括：在第一水平方向上的页面缓冲单元，所述页面缓冲单元经由位线连接到所述存储单元；以及在所述第一水平方向上的高速缓冲锁存器，所述高速缓冲锁存器对应于所述页面缓冲单元，其中，每个所述页面缓冲单元包括连接到该页面缓冲单元的感测节点的一个或更多个通道晶体管，所述感测节点电连接到相应的位线。包括在每个所述页面缓冲单元中的感测节点和所述组合感测节点通过所述通道晶体管彼此电连接。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.027 seconds)
