-
公开(公告)号：CN112241103A
公开(公告)日：2021-01-19
申请号：CN202010674085.7
申请日：2020-07-14
Applicant: 三星电子株式会社
IPC: G03F1/36 , H01L21/027 , G06F30/392
Abstract: 一种制造半导体装置的方法包括步骤：形成包括第一重复图案的下部结构；以及形成上部结构，该步骤包括形成第二重复图案以与所述下部结构上的所述第一重复图案中的每一个相对应，并且形成第二重复图案的步骤包括：准备用于所述第二重复图案的设计布局；通过对所述设计布局执行光学邻近校正(OPC)来形成包括校正后的第二重复图案的第一校正布局；通过对所述第一校正布局执行位置校正以移动所述校正后的第二重复图案的位置以与根据所述下部结构的物理变形的所述第一重复图案的改变后的位置相对应，来形成第二校正布局；使用所述第二校正布局来制造掩模；以及使用所述掩模来图案化光致抗蚀剂层。
-
公开(公告)号：CN113053907A
公开(公告)日：2021-06-29
申请号：CN202010975063.4
申请日：2020-09-16
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11568 , H01L27/11573
Abstract: 提供了一种竖直型非易失性存储器装置及其制造方法，该竖直型非易失性存储器装置包括：衬底，其具有块单元的单元阵列区域和扩展区域；竖直接触件，其设置在扩展区域中；多个竖直沟道结构，其设置在在单元阵列区域中的衬底上；多个伪沟道结构，其设置在扩展区域中的衬底上；以及多个栅电极层和多个层间绝缘层，其交替地堆叠在衬底上。在连接至竖直接触件的电极焊盘中，伪沟道结构设置在竖直接触件的两侧，并且多个伪沟道结构中的每一个的水平横截面具有在一个方向上更长的形状。
-
Patent Agency Ranking
公开(公告)号：CN113838861A
公开(公告)日：2021-12-24
申请号：CN202110690187.2
申请日：2021-06-22
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/11568 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种半导体器件包括：外围电路区域，包括第一基板和在第一基板上的电路器件；存储单元区域，包括在第一基板上的第二基板、在第二基板上的水平导电层、在垂直于第二基板的上表面的第一方向上堆叠在水平导电层上并彼此间隔开的栅电极、以及在第一方向上在栅电极中延伸的沟道结构，每个沟道结构包括与水平导电层物理接触的沟道层；以及贯通布线区域，包括在第一方向上延伸并将存储单元区域电连接到外围电路区域的贯通接触插塞、邻接贯通接触插塞的绝缘区域、以及在第一方向上部分地延伸到绝缘区域中的虚设沟道结构。
-
-
-
公开(公告)号：CN117222228A
公开(公告)日：2023-12-12
申请号：CN202310593921.2
申请日：2023-05-24
Applicant: 三星电子株式会社
Abstract: 公开了半导体器件和包括该半导体器件的电子系统。所述半导体器件可以包括：堆叠件，所述堆叠件位于衬底上，在第一方向上延伸，并且包括垂直地堆叠在所述衬底上的电极；串选择线，所述串选择线位于所述堆叠件上，平行于所述第一方向延伸，并且在与所述第一方向交叉的第二方向上彼此间隔开；上分隔图案，所述上分隔图案位于所述堆叠件上，在所述第一方向上延伸，并且位于所述串选择线之间；下垂直结构，所述下垂直结构位于所述堆叠件中；以及上垂直结构，所述上垂直结构位于所述串选择线中并且分别电连接到所述下垂直结构。
-
-
-
-
-
Search Results
7
records
(took 0.027 seconds)
