公开(公告)号：CN116264771A

公开(公告)日：2023-06-16

申请号：CN202211597849.2

申请日：2022-12-12

Applicant: 三星电子株式会社

Inventor： 姜旼求 ,  朱相暾 ,  金俊成 ,  朴正焕 ,  文瑞琳 ,  白石千 ,  柳铁 ,  李璿婴 ,  林澈敏

IPC: H10B41/30 ,  H10B41/40 ,  H10B41/27 ,  H10B43/30 ,  H10B43/40 ,  H10B43/27

Abstract: 一种半导体存储器件可以包括：衬底，包括第一块区域和第二块区域；以及堆叠结构，包括交替地堆叠在衬底上的绝缘膜和栅电极。竖直沟道结构、字线切割结构和块切割结构可以穿透堆叠结构。字线切割结构可以沿第二方向延伸。块切割结构可以沿第一方向延伸，连接到字线切割结构，并且限定第一块区域和第二块区域。块切割结构可以包括连接到字线切割结构的第一部分和连接到第一部分的第二部分。从平面的角度看，第一部分可以包括在第一方向上不与第二部分重叠的至少一部分和在第一方向上不与字线切割结构重叠的至少一个区域。

公开(公告)号：CN113838861A

公开(公告)日：2021-12-24

申请号：CN202110690187.2

申请日：2021-06-22

Applicant: 三星电子株式会社

Inventor： 李洙龙 ,  文瑞琳 ,  姜奉秀 ,  朴庆宰 ,  柳铁

IPC: H01L27/11565 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 一种半导体器件包括：外围电路区域，包括第一基板和在第一基板上的电路器件；存储单元区域，包括在第一基板上的第二基板、在第二基板上的水平导电层、在垂直于第二基板的上表面的第一方向上堆叠在水平导电层上并彼此间隔开的栅电极、以及在第一方向上在栅电极中延伸的沟道结构，每个沟道结构包括与水平导电层物理接触的沟道层；以及贯通布线区域，包括在第一方向上延伸并将存储单元区域电连接到外围电路区域的贯通接触插塞、邻接贯通接触插塞的绝缘区域、以及在第一方向上部分地延伸到绝缘区域中的虚设沟道结构。

公开(公告)号：CN113809088A

公开(公告)日：2021-12-17

申请号：CN202110671521.X

申请日：2021-06-17

Applicant: 三星电子株式会社

Inventor： 申东玹 ,  姜敏圭 ,  文瑞琳 ,  闵胜基 ,  朴盛珉 ,  李钟旻

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575

Abstract: 一种三维半导体存储器装置包括外围电路结构、在外围电路结构上方的单元阵列结构、以及将单元阵列结构连接到外围电路结构的外围接触过孔结构，外围接触过孔结构包括在外围电路结构中的第一贯通区域中的第一外围接触过孔结构和在外围电路结构中的第二贯通区域中的第二外围接触过孔结构，第二贯通区域在外围电路结构上方与第一贯通区域间隔开，并且第二外围接触过孔结构的第二临界尺寸与第一外围接触过孔结构的第一临界尺寸之间的差根据包括在第二贯通区域和第一贯通区域中的材料层被不同地配置。

公开(公告)号：CN113534599A

公开(公告)日：2021-10-22

申请号：CN202110423235.1

申请日：2021-04-20

Applicant: 三星电子株式会社

Inventor： 李洙龙 ,  文瑞琳 ,  朴庆宰 ,  李受龙 ,  郑刚珉

IPC: G03F1/36

Abstract: 本公开提供了光学邻近校正方法和制造掩模的方法。该光学邻近校正方法包括：从图案掩模提取第一图案；对第一图案的至少一部分执行光刻，以形成第一第一图案；在形成第一图案的位置处形成第一第一图案；以及在其上形成有第一第一图案的图案掩模上执行校正。