公开(公告)号：CN118042841A

公开(公告)日：2024-05-14

申请号：CN202311499584.7

申请日：2023-11-08

Applicant: 三星电子株式会社

Inventor： 朴钟秀 ,  李宰翰

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/40 ,  H10B43/50

Abstract: 一种半导体器件包括第一外围电路结构和单元堆叠结构，单元堆叠结构设置在第一外围电路结构上并包括交替和重复堆叠的电极层和电极间绝缘层，第一外围电路结构包括第一衬底、设置在第一衬底上的第一外围晶体管、覆盖第一衬底和第一外围晶体管的第一外围绝缘层、以及在第一外围绝缘层上的第一外围对准标记，并且第一外围对准标记与单元堆叠结构重叠。

公开(公告)号：CN112241103A

公开(公告)日：2021-01-19

申请号：CN202010674085.7

申请日：2020-07-14

Applicant: 三星电子株式会社

Inventor： 朴庆宰 ,  申武俊 ,  朴钟秀

IPC: G03F1/36 ,  H01L21/027 ,  G06F30/392

Abstract: 一种制造半导体装置的方法包括步骤：形成包括第一重复图案的下部结构；以及形成上部结构，该步骤包括形成第二重复图案以与所述下部结构上的所述第一重复图案中的每一个相对应，并且形成第二重复图案的步骤包括：准备用于所述第二重复图案的设计布局；通过对所述设计布局执行光学邻近校正(OPC)来形成包括校正后的第二重复图案的第一校正布局；通过对所述第一校正布局执行位置校正以移动所述校正后的第二重复图案的位置以与根据所述下部结构的物理变形的所述第一重复图案的改变后的位置相对应，来形成第二校正布局；使用所述第二校正布局来制造掩模；以及使用所述掩模来图案化光致抗蚀剂层。