公开(公告)号：CN113053907A

公开(公告)日：2021-06-29

申请号：CN202010975063.4

申请日：2020-09-16

Applicant: 三星电子株式会社

Inventor： 具利恩 ,  李允雅 ,  金善煐 ,  朴庆宰 ,  朴钟炫 ,  李宝罗 ,  任钟皓

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11573

Abstract: 提供了一种竖直型非易失性存储器装置及其制造方法，该竖直型非易失性存储器装置包括：衬底，其具有块单元的单元阵列区域和扩展区域；竖直接触件，其设置在扩展区域中；多个竖直沟道结构，其设置在在单元阵列区域中的衬底上；多个伪沟道结构，其设置在扩展区域中的衬底上；以及多个栅电极层和多个层间绝缘层，其交替地堆叠在衬底上。在连接至竖直接触件的电极焊盘中，伪沟道结构设置在竖直接触件的两侧，并且多个伪沟道结构中的每一个的水平横截面具有在一个方向上更长的形状。

公开(公告)号：CN116364647A

公开(公告)日：2023-06-30

申请号：CN202211688293.8

申请日：2022-12-27

Applicant: 三星电子株式会社

Inventor： 李允雅 ,  朴相郁 ,  尹铉喆 ,  李玟知 ,  洪定杓

IPC: H01L21/768 ,  H10B12/00

Abstract: 提供一种制作包括接触插塞的半导体器件的方法及半导体器件。一种制作半导体器件的方法包括在下结构上形成互连结构。在所述互连结构之间形成绝缘层。图案化所述绝缘层以形成绝缘图案。在所述绝缘图案之间形成绝缘围栏。在所述绝缘围栏上形成第一保护图案。在形成所述第一保护图案之后蚀刻所述绝缘图案以形成接触孔。在所述接触孔中形成接触插塞。

公开(公告)号：CN116406166A

公开(公告)日：2023-07-07

申请号：CN202211400112.7

申请日：2022-11-09

Applicant: 三星电子株式会社

Inventor： 李赞美 ,  李允雅 ,  朴相郁 ,  洪定杓

IPC: H10B99/00

Abstract: 提供了一种制造半导体存储器件的方法。该方法可以包括：在包括有源部分的半导体衬底上形成缓冲绝缘层；在缓冲绝缘层上形成位线结构；在每个位线结构的侧表面上形成位线间隔物；将缓冲绝缘层图案化以形成在第一方向上延伸的间隙区域，该间隙区域形成在位线结构之间并暴露有源部分的一部分；形成保护氧化物层以覆盖有源部分的通过间隙区域暴露的所述一部分；形成模制层以填充其中形成有保护氧化物层的间隙区域；分别在每个间隙区域中形成彼此间隔开的模制图案；在每个间隙区域中和模制图案之间形成围栏图案；去除模制图案以形成暴露保护氧化物层的接触区域；去除保护氧化物层；以及在接触区域中形成掩埋接触图案以接触有源部分的所述一部分。

公开(公告)号：CN116390479A

公开(公告)日：2023-07-04

申请号：CN202211678710.0

申请日：2022-12-26

Applicant: 三星电子株式会社

Inventor： 李允雅 ,  朴相郁 ,  尹铉喆 ,  李承宰 ,  李埈圭 ,  李灿旻 ,  洪定杓

IPC: H10B12/00 ,  H01L21/768

Abstract: 一种制作半导体器件的方法包括：在衬底的第一区域和第二区域上形成绝缘层和外围结构，在所述绝缘层和所述外围结构上形成第一掩膜层和第二掩膜层，图案化所述第一掩膜层和第二掩膜层以在所述第一区域和所述第二区域上形成第一掩膜结构和第二掩膜结构，使用所述第一掩膜结构和所述第二掩膜结构作为蚀刻掩膜蚀刻所述绝缘层以形成绝缘图案，在所述第一区域上在相邻绝缘图案之间的空间中形成牺牲层，通过干蚀刻工艺去除所述第一区域上的所述第二掩膜图案，在去除在所述第一区域上的所述第二掩膜图案之后，在所述第二区域上的所述第二掩膜层的表面上形成抗氧化层，以及通过湿蚀刻工艺去除具有所述抗氧化层的所述第二掩膜层。