公开(公告)号：CN116390479A

公开(公告)日：2023-07-04

申请号：CN202211678710.0

申请日：2022-12-26

Applicant: 三星电子株式会社

Inventor： 李允雅 ,  朴相郁 ,  尹铉喆 ,  李承宰 ,  李埈圭 ,  李灿旻 ,  洪定杓

IPC: H10B12/00 ,  H01L21/768

Abstract: 一种制作半导体器件的方法包括：在衬底的第一区域和第二区域上形成绝缘层和外围结构，在所述绝缘层和所述外围结构上形成第一掩膜层和第二掩膜层，图案化所述第一掩膜层和第二掩膜层以在所述第一区域和所述第二区域上形成第一掩膜结构和第二掩膜结构，使用所述第一掩膜结构和所述第二掩膜结构作为蚀刻掩膜蚀刻所述绝缘层以形成绝缘图案，在所述第一区域上在相邻绝缘图案之间的空间中形成牺牲层，通过干蚀刻工艺去除所述第一区域上的所述第二掩膜图案，在去除在所述第一区域上的所述第二掩膜图案之后，在所述第二区域上的所述第二掩膜层的表面上形成抗氧化层，以及通过湿蚀刻工艺去除具有所述抗氧化层的所述第二掩膜层。

公开(公告)号：CN110047737B

公开(公告)日：2024-03-12

申请号：CN201910025952.1

申请日：2019-01-11

Applicant: 三星电子株式会社

Inventor： 尹铉喆 ,  朴容臣 ,  金中熙 ,  金芝希 ,  申东准 ,  尹国汉 ,  崔泰燮 ,  黄晶铉

IPC: H01L21/027 ,  H01L21/308 ,  G03F7/42

Abstract: 公开了一种制造半导体器件的方法。该方法包括：在衬底上堆叠蚀刻目标层、第一掩模层、下层和光致抗蚀剂层；对光致抗蚀剂层照射极紫外(EUV)辐射，以形成光致抗蚀剂图案；以及在使用第一掩模层作为蚀刻停止层的同时，对光致抗蚀剂图案执行氮气等离子体处理，所述执行持续直到暴露第一掩模层的顶表面。在所述执行期间，下层被蚀刻以在光致抗蚀剂图案之下形成下图案。

公开(公告)号：CN112599415A

公开(公告)日：2021-04-02

申请号：CN202010878009.8

申请日：2020-08-27

Applicant: 三星电子株式会社

Inventor： 尹铉喆 ,  郭旻哲 ,  金中熙 ,  金芝希 ,  朴容臣 ,  黄晶铉

IPC: H01L21/308 ,  H01L21/027 ,  H01L23/544 ,  G03F7/20

Abstract: 为了制造集成电路装置，在衬底上在用于形成多个芯片的第一区中和围绕第一区的第二区中形成特征层。特征层在第二区中具有台阶差部分。在特征层上，形成包括彼此堆叠的多个硬掩模层的硬掩模结构。在第一区和第二区中，形成覆盖硬掩模结构的保护层。在保护层上，形成光致抗蚀剂层。通过利用第二区中的台阶差部分作为对准标记将第一区中的光致抗蚀剂层曝光和显影来形成光致抗蚀剂图案。

公开(公告)号：CN110047737A

公开(公告)日：2019-07-23

申请号：CN201910025952.1

申请日：2019-01-11

Applicant: 三星电子株式会社

Inventor： 尹铉喆 ,  朴容臣 ,  金中熙 ,  金芝希 ,  申东准 ,  尹国汉 ,  崔泰燮 ,  黄晶铉

IPC: H01L21/027 ,  H01L21/308 ,  G03F7/42

Abstract: 公开了一种制造半导体器件的方法。该方法包括：在衬底上堆叠蚀刻目标层、第一掩模层、下层和光致抗蚀剂层；对光致抗蚀剂层照射极紫外(EUV)辐射，以形成光致抗蚀剂图案；以及在使用第一掩模层作为蚀刻停止层的同时，对光致抗蚀剂图案执行氮气等离子体处理，所述执行持续直到暴露第一掩模层的顶表面。在所述执行期间，下层被蚀刻以在光致抗蚀剂图案之下形成下图案。

公开(公告)号：CN116364647A

公开(公告)日：2023-06-30

申请号：CN202211688293.8

申请日：2022-12-27

Applicant: 三星电子株式会社

Inventor： 李允雅 ,  朴相郁 ,  尹铉喆 ,  李玟知 ,  洪定杓

IPC: H01L21/768 ,  H10B12/00

Abstract: 提供一种制作包括接触插塞的半导体器件的方法及半导体器件。一种制作半导体器件的方法包括在下结构上形成互连结构。在所述互连结构之间形成绝缘层。图案化所述绝缘层以形成绝缘图案。在所述绝缘图案之间形成绝缘围栏。在所述绝缘围栏上形成第一保护图案。在形成所述第一保护图案之后蚀刻所述绝缘图案以形成接触孔。在所述接触孔中形成接触插塞。

公开(公告)号：CN116133414A

公开(公告)日：2023-05-16

申请号：CN202210836292.7

申请日：2022-07-15

Applicant: 三星电子株式会社

Inventor： 朴珍荣 ,  朴相郁 ,  尹铉喆 ,  洪定杓

IPC: H10B12/00

Abstract: 提供了半导体存储器件及其制造方法。一种半导体存储器件包括有源部分，所述有源部分包括第一杂质区域和第二杂质区域并且由器件隔离层限定。字线在所述有源部分上沿第一方向延伸。中间电介质图案覆盖所述字线的顶表面。位线结构在所述字线上方沿与所述第一方向相交的第二方向延伸。接触插塞设置在所述位线结构之间并且连接到所述第二杂质区域。数据存储元件设置在所述接触插塞上。所述中间电介质图案包括覆盖部分，所述覆盖部分覆盖所述字线的所述顶表面并且被埋置在所述衬底中。栅栏部分从所述覆盖部分起在所述位线结构之间延伸。

公开(公告)号：CN113066793A

公开(公告)日：2021-07-02

申请号：CN202011208051.5

申请日：2020-11-03

Applicant: 三星电子株式会社

Inventor： 金芝希 ,  朴容臣 ,  尹铉喆 ,  金中熙 ,  黄晶铉

IPC: H01L27/108 ,  H01L29/06

Abstract: 提供了一种半导体装置，所述半导体装置包括：位线结构，设置在基底上，每个位线结构包括位线和绝缘盖线；掩埋接触件，填充位线结构之间的空间的下部分；以及接合垫，填充所述空间的上部分，从掩埋接触件的上表面延伸到位线结构的上表面，并且通过绝缘结构彼此间隔开。第一绝缘结构设置在第一接合垫与第一位线结构之间。第一绝缘结构包括沿着第一接合垫的侧壁朝向基底延伸的侧壁。在朝向基底延伸的方向上，第一绝缘结构的侧壁变得更靠近第一位线结构的第一侧壁。