公开(公告)号：CN108364667B

公开(公告)日：2022-07-05

申请号：CN201711429791.X

申请日：2017-12-26

Applicant: 三星电子株式会社

Inventor： 曹溶成 ,  朴一汉 ,  尹廷允 ,  洪允镐

IPC: G11C7/12 ,  G11C8/08

Abstract: 提供了一种非易失性存储器器件的编程方法，该方法包括以下步骤：第一编程循环，包括将第一验证电压施加到多个第一存储器单元的字线，该多个第一存储器单元用于在第一目标阈值的第一编程状态中被编程，并且从该多个第一存储器单元中检测出阈值电压小于该第一验证电压的第一慢速存储器单元；第二编程循环，包括向该第一存储器单元施加第一编程脉冲，并向第一慢速存储器单元施加第二编程脉冲，第二编程循环的第二编程脉冲的电压电平大于第二编程循环的第一编程脉冲的电压电平；以及第三编程循环。

公开(公告)号：CN107045892B

公开(公告)日：2023-08-29

申请号：CN201611071045.3

申请日：2016-11-28

Applicant: 三星电子株式会社

Inventor： 任琫淳 ,  尹廷允 ,  金志锡 ,  朴相元

IPC: G11C16/34 ,  G11C16/10

Abstract: 公开了非易失性存储器和包括非易失性存储器的存储装置。存储装置包括非易失性存储器和控制器。控制器向非易失性存储器提供第一数据、地址和编程开始命令，并在向非易失性存储器提供编程开始命令后向非易失性存储器提供第二数据。非易失性存储器被配置为响应于编程开始命令而启动基于第一数据的编程操作并在向非易失性存储器提供第二数据时基于第一数据和第二数据继续执行编程操作。非易失性存储器被配置为基于第一数据执行第一编程循环的编程和验证读取，第一编程循环的验证读取使用一个验证电压来执行。

公开(公告)号：CN116072189A

公开(公告)日：2023-05-05

申请号：CN202210980248.3

申请日：2022-08-16

Applicant: 三星电子株式会社

Inventor： 李耀翰 ,  金采勋 ,  尹廷允 ,  赵志虎 ,  洪相基

IPC: G11C16/14 ,  G11C16/10 ,  G11C16/26 ,  G11C16/08 ,  G11C16/24 ,  G11C16/04 ,  G11C7/04

Abstract: 一种非易失性存储装置包括存储块和控制电路。所述存储块包括多个单元串，其中，所述多个单元串中的每一个单元串包括在垂直方向上串联连接并设置在位线与公共源极线之间的串选择晶体管、多个存储单元和接地选择晶体管。所述控制电路在对目标存储单元的编程操作期间基于编程循环序数与参考序数的比较来调整施加到选定字线的通道晶体管的栅极的高电压的电平，使得所述高电压与施加到所述通道晶体管的漏极的编程电压之间的电压差在所述多个编程循环的至少一部分编程循环中不同。

公开(公告)号：CN109754837A

公开(公告)日：2019-05-14

申请号：CN201711084156.2

申请日：2017-11-07

Applicant: 三星电子株式会社

Inventor： 尹治元 ,  南尚完 ,  尹廷允 ,  蔡东赫

IPC: G11C16/08 ,  G11C16/10

Abstract: 至少一个地址调度方法包括：选择第一位线；选择连接到第一位线的第一串；从底部字线到顶部字线顺序执行第一串中的每个多电平单元的N个页面的地址调度；在完成第一串中的所有字线上的地址调度之后，以与对第一串执行的相同的方式顺序地在第二到第k个串上执行地址调度，其中“k”是2或大于2的自然数。

公开(公告)号：CN108364667A

公开(公告)日：2018-08-03

申请号：CN201711429791.X

申请日：2017-12-26

Applicant: 三星电子株式会社

Inventor： 曹溶成 ,  朴一汉 ,  尹廷允 ,  洪允镐

IPC: G11C7/12 ,  G11C8/08

CPC classification number: G11C16/3481 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/30 ,  G11C16/3459 ,  G11C2211/5621 ,  G11C7/12 ,  G11C8/08

Abstract: 提供了一种非易失性存储器器件的编程方法，该方法包括以下步骤：第一编程循环，包括将第一验证电压施加到多个第一存储器单元的字线，该多个第一存储器单元用于在第一目标阈值的第一编程状态中被编程，并且从该多个第一存储器单元中检测出阈值电压小于该第一验证电压的第一慢速存储器单元；第二编程循环，包括向该第一存储器单元施加第一编程脉冲，并向第一慢速存储器单元施加第二编程脉冲，第二编程循环的第二编程脉冲的电压电平大于第二编程循环的第一编程脉冲的电压电平；以及第三编程循环。

公开(公告)号：CN107045892A

公开(公告)日：2017-08-15

申请号：CN201611071045.3

申请日：2016-11-28

Applicant: 三星电子株式会社

Inventor： 任琫淳 ,  尹廷允 ,  金志锡 ,  朴相元

IPC: G11C16/34 ,  G11C16/10

CPC classification number: G11C16/3481 ,  G11C16/10

Abstract: 公开了非易失性存储器和包括非易失性存储器的存储装置。存储装置包括非易失性存储器和控制器。控制器向非易失性存储器提供第一数据、地址和编程开始命令，并在向非易失性存储器提供编程开始命令后向非易失性存储器提供第二数据。非易失性存储器被配置为响应于编程开始命令而启动基于第一数据的编程操作并在向非易失性存储器提供第二数据时基于第一数据和第二数据继续执行编程操作。非易失性存储器被配置为基于第一数据执行第一编程循环的编程和验证读取，第一编程循环的验证读取使用一个验证电压来执行。