-
公开(公告)号：CN106297878B
公开(公告)日：2019-12-31
申请号：CN201610576999.3
申请日：2011-08-26
Applicant: 三星电子株式会社
Abstract: 提供一种擦除包括多个存储单元串的非易失性存储器件的方法，多个存储单元串包括第一存储单元串和第二存储单元串。该方法包括：对第一存储单元串中包括的第一存储单元和第二存储单元串中包括的第二存储单元执行第一擦除操作；在执行第一擦除操作之后对第一存储单元执行第一擦除验证操作；在执行第一擦除验证操作之后对第二存储单元执行第二擦除验证操作；在第二擦除验证操作之后对第一存储单元和第二存储单元执行第二擦除操作；以及选择性地再次执行第一擦除验证操作和第二擦除验证操作中的至少一个，其中，第一存储单元中的至少一个和第二存储单元中的至少一个连接到一字线，并且第一存储单元串之一和第二存储单元串之一连接到一位线。
-
公开(公告)号：CN102148058B
公开(公告)日：2015-06-24
申请号：CN201010616568.8
申请日：2010-12-31
Applicant: 三星电子株式会社
CPC classification number: G11C16/26 , G11C11/5642 , G11C16/0483 , G11C16/3418
Abstract: 集成电路存储器件包括非易失性N位存储单元阵列，其中N为大于1的整数。还提供控制电路以从N位存储单元中可靠地读取数据。此外，该控制电路电耦接到所述阵列，它被配置为用于确定在阵列的所选择的N位存储单元中所存储数据的至少一位的数值。这可以通过利用在读操作期间被应用于所选择的N位存储单元的相应多个不相等的读电压对从所选择的N位存储单元中读取的至少一个硬数据和多个软数据(例如，6个数据值)进行解码来实现。
-
公开(公告)号：CN101345086B
公开(公告)日：2015-03-25
申请号：CN200810127404.1
申请日：2008-06-30
Applicant: 三星电子株式会社
CPC classification number: G11C16/26 , G11C11/5642 , G11C16/3404
Abstract: 操作多电平非易失性存储器设备的方法，可以包括：存取被存储在与读取电压相关的设备中的数据；和响应于对多电平非易失性存储器设备的读取操作来修改被施加到多个多电平非易失性存储器单元的读取电压，以区分由所述单元存储的状态。还公开了相关的设备和系统。
-
公开(公告)号：CN101154464B
公开(公告)日：2012-05-16
申请号：CN200710004441.9
申请日：2007-01-22
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体存储器件，所述器件包括第一泵时钟产生器，配置用于基于电源电压产生第一泵时钟信号。所述器件还包括第一电荷泵，配置用于响应于第一泵时钟信号产生第一泵输出电压。所述器件还包括第二泵时钟产生器，配置用于基于第一泵输出电压产生第二泵时钟信号。所述器件还包括第二电荷泵，配置用于响应于第二泵时钟信号产生第二泵输出电压。所述器件还包括开关单元，配置用于将第一电荷泵与第二电荷泵选择性地相连。
-
公开(公告)号：CN109754837A
公开(公告)日：2019-05-14
申请号：CN201711084156.2
申请日：2017-11-07
Applicant: 三星电子株式会社
Abstract: 至少一个地址调度方法包括：选择第一位线；选择连接到第一位线的第一串；从底部字线到顶部字线顺序执行第一串中的每个多电平单元的N个页面的地址调度；在完成第一串中的所有字线上的地址调度之后，以与对第一串执行的相同的方式顺序地在第二到第k个串上执行地址调度，其中“k”是2或大于2的自然数。
-
Patent Agency Ranking
公开(公告)号：CN101197190B
公开(公告)日：2012-05-09
申请号：CN200710306192.9
申请日：2007-09-06
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C11/5628 , G11C2211/5646
Abstract: 一种对多层非易失性存储器编程的方法。多个多位存储单元能够存储不同层的可用于表示数据的电荷，所述由最低有效位(LSB)和最高有效位(MSB)表示的数据被首先以LSB然后以MSB编程。当编程过的存储单元具有小于电压VR1的阈值电压时存储第一值，当具有大于电压VR1并小于电压VR2的阈值电压时存储第二值，当具有大于电压VR2并小于电压VR3的阈值电压时存储第三值。当期望存储单元存储第四值时，每一个单元具有大于电压VR3的阈值电压。VR1小于VR2，VR2小于VR3。标识单元被编程为具有大于VR3的阈值电压以指示MSB数据已经被编程。
-
公开(公告)号：CN1832034B
公开(公告)日：2012-01-04
申请号：CN200510136190.0
申请日：2005-12-20
Applicant: 三星电子株式会社
IPC: G11C11/407 , G11C11/417 , G11C16/06 , G11C5/00 , G11C5/14 , G11C7/00
CPC classification number: G11C16/12 , G11C5/145 , G11C16/0483
Abstract: 用于产生用于编程非易失性存储器的编程电压的方法包括：产生初始电压，并且响应于初始电压而产生第一斜坡变化电压。第一斜坡变化电压的斜坡变化速度比初始电压的慢。响应于第一斜坡变化电压产生第二斜坡变化电压。第二斜坡变化电压的斜坡变化速度比第一斜坡变化电压的慢。第二斜坡变化电压被输出为用于编程非易失性存储器件的编程电压。编程电压产生电路包括：编程电压产生单元，用于产生初始电压；斜坡变化电路，用于响应于初始电压产生第一斜坡变化电压；电压控制单元，用于产生具有较低波纹的第二斜坡变化电压，并响应于第一斜坡变化电压的电平而输出第一斜坡变化电压或第二斜坡变化电压。还公开了包括编程电压产生电路的半导体存储器件。
-
公开(公告)号：CN102157201A
公开(公告)日：2011-08-17
申请号：CN201110033011.6
申请日：2011-01-30
Applicant: 三星电子株式会社
Inventor： 蔡东赫
CPC classification number: G11C16/10 , G11C11/5628 , G11C11/5642 , G11C11/5678 , G11C13/0004 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C16/0483 , G11C16/3454 , G11C2211/5646
Abstract: 提供了一种存储系统、非易失性存储设备及操作其的方法。存储系统包括其中含有多行非易失性多位(例如，N位，其中N＞2)存储单元的至少一个非易失性存储阵列。也提供电耦接到所述非易失性存储阵列的控制电路。所述控制电路被配置为利用第一读取电压序列将至少两页数据编程到非易失性存储阵列中的第一行非易失性多位存储单元中，以验证在所述第一行内存储的数据的准确性。所述控制电路也被配置为利用不同于第一读取电压序列的第二读取电压序列从第一行读取至少两页数据。第一读取电压序列中的读取电压的每一个在幅度上可以等于第二读取电压序列中的相应读取电压。
-
公开(公告)号：CN1832034A
公开(公告)日：2006-09-13
申请号：CN200510136190.0
申请日：2005-12-20
Applicant: 三星电子株式会社
IPC: G11C11/407 , G11C11/417 , G11C16/06 , G11C5/00 , G11C5/14 , G11C7/00
CPC classification number: G11C16/12 , G11C5/145 , G11C16/0483
Abstract: 用于产生用于编程非易失性存储器的编程电压的方法包括：产生初始电压，并且响应于初始电压而产生第一斜坡变化电压。第一斜坡变化电压的斜坡变化速度比初始电压的慢。响应于第一斜坡变化电压产生第二斜坡变化电压。第二斜坡变化电压的斜坡变化速度比第一斜坡变化电压的慢。第二斜坡变化电压被输出为用于编程非易失性存储器件的编程电压。编程电压产生电路包括：编程电压产生单元，用于产生初始电压；斜坡变化电路，用于响应于初始电压产生第一斜坡变化电压；电压控制单元，用于产生具有较低波纹的第二斜坡变化电压，并响应于第一斜坡变化电压的电平而输出第一斜坡变化电压或第二斜坡变化电压。还公开了包括编程电压产生电路的半导体存储器件。
-
公开(公告)号：CN1779860A
公开(公告)日：2006-05-31
申请号：CN200510108637.3
申请日：2005-10-10
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C2211/5642
Abstract: 一种存储器单元阵列包括连接到多个非易失性存储器单元的位线，其中所述非易失性存储器单元可选择性地编程为至少是第一、第二、第三和第四阈值电压状态中的一个，并且其中第一、第二、第三和第四阈值电压状态对应于由第一和第二位定义的四个不同的数据值。页面缓存器电路存储逻辑值作为主锁存数据，并且其响应主锁存信号而根据位线的电压电平选择性地翻转主锁存数据的逻辑值。副锁存电路存储逻辑值作为副锁存数据，并且其响应副锁存信号而根据位线的电压电平选择性地翻转副锁存数据的逻辑值。所述存储设备可在读出模式和编程模式中操作，其中所述页面缓存器电路选择性地响应副锁存数据，禁止在编程模式中翻转主锁存数据的逻辑值。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.029 seconds)
