公开(公告)号：CN116092560A

公开(公告)日：2023-05-09

申请号：CN202210976400.0

申请日：2022-08-15

Applicant: 三星电子株式会社

Inventor： 洪相基 ,  金采勋 ,  朴相元 ,  赵志虎

IPC: G11C16/08 ,  G11C16/26 ,  G11C16/30 ,  G11C16/04

Abstract: 提供了非易失性存储器件及操作非易失性存储器件的方法。在操作非易失性存储器件的方法中，所述非易失性存储器件包括存储块，所述存储块包括单元串，其中，每一个所述单元串包括串联连接的且沿垂直方向设置的串选择晶体管、存储单元和接地选择晶体管；在字线设置时段期间将耦接到所述存储单元的每一条字线设置为相应的目标电平；在感测时段期间，通过向耦接到目标存储单元的选定字线施加读取电压、同时向未选字线施加读取通过电压，来执行对所述目标存储单元的感测操作；以及，在字线恢复时段的放电时段期间，在所述非易失性存储器件中的特定电路中消耗连接到所述未选字线的内部电压的同时，将所述未选字线的电压电平恢复到所述内部电压的电平。

公开(公告)号：CN116072189A

公开(公告)日：2023-05-05

申请号：CN202210980248.3

申请日：2022-08-16

Applicant: 三星电子株式会社

Inventor： 李耀翰 ,  金采勋 ,  尹廷允 ,  赵志虎 ,  洪相基

IPC: G11C16/14 ,  G11C16/10 ,  G11C16/26 ,  G11C16/08 ,  G11C16/24 ,  G11C16/04 ,  G11C7/04

Abstract: 一种非易失性存储装置包括存储块和控制电路。所述存储块包括多个单元串，其中，所述多个单元串中的每一个单元串包括在垂直方向上串联连接并设置在位线与公共源极线之间的串选择晶体管、多个存储单元和接地选择晶体管。所述控制电路在对目标存储单元的编程操作期间基于编程循环序数与参考序数的比较来调整施加到选定字线的通道晶体管的栅极的高电压的电平，使得所述高电压与施加到所述通道晶体管的漏极的编程电压之间的电压差在所述多个编程循环的至少一部分编程循环中不同。