-
公开(公告)号：CN119581405A
公开(公告)日：2025-03-07
申请号：CN202411262843.9
申请日：2024-09-10
Applicant: 东南大学 , 江苏芯德半导体科技股份有限公司
IPC: H01L21/768 , H01L21/52
Abstract: 本发明公开一种玻璃面板级嵌入式封装的空腔填充工艺，属于半导体器件领域。该工艺包括以下步骤：通过光刻工艺制作玻璃空腔掩膜图案；使用氢氟酸溶液湿法刻蚀制作玻璃空腔；将芯片贴合膜黏合在芯片底部；将芯片拾取并放置在玻璃空腔中；电介质层压和固化。通过该工艺填充空腔后，电介质层的表面平整度好，无需进一步的飞切或表面平整化工艺即可继续在电介质层上制作细间距RDL层，具有实用价值。
-
公开(公告)号：CN115976484B
公开(公告)日：2024-11-29
申请号：CN202211696268.4
申请日：2022-12-28
Applicant: 江苏芯德半导体科技股份有限公司
Abstract: 本发明提供了一种溅射工艺稳定性评估方法，在假片上设置均匀分布的点位，通过PVD工艺在假片的二氧化硅所在面沉积金属，用金属膜厚测量仪测量各个点位的金属膜厚；采用SPC方法进行溅射工艺稳定性评估，对溅射的金属膜厚进行监控，要求每次得到的金属膜厚均值处于控制线（a，b）范围内，金属膜厚标准差处于控制线（c，d）范围内，如超出控制线则需要复测或排查原因。本发明实现了同一假片上多点测量，并且将测量数据制作为SPC的均值控制图和标准差控制图，通过若干组多点数据形成的SPC控制线评估溅射的均匀性，在评估溅射工艺稳定性时，组内样本量大，减小了测量的误差，因此评估结果快捷准确。
-
公开(公告)号：CN119742241A
公开(公告)日：2025-04-01
申请号：CN202411943824.2
申请日：2024-12-27
Applicant: 江苏芯德半导体科技股份有限公司
Inventor： 陈晗玥
IPC: H01L21/60 , H01L21/56 , H01L23/495
Abstract: 本发明提供一种包含侧翼结构的QFN芯片制作方法，属于半导体封装技术领域，提供载板，于载板的一侧形成临时键合层；于临时键合层背离载板的一侧形成与侧翼结构相应的侧翼结构去除层；于侧翼结构去除层背离临时键合层的一侧形成引脚和基岛；于基岛背离临时键合层的一侧贴装芯片；在芯片和引脚之间焊线，实现电气连接；形成包覆临时键合层、侧翼结构去除层、引脚、基岛、芯片和焊线的塑封体；解键合去除载板和临时键合层；去除侧翼结构去除层；切割塑封体形成单颗封装体；本发明优化了湿法可焊接型产品的制造工艺，提高了生产效率，解决了通过切割形成侧翼从而导致的不良后果所引发的问题。
-
公开(公告)号：CN119255479A
公开(公告)日：2025-01-03
申请号：CN202411262848.1
申请日：2024-09-10
Applicant: 东南大学 , 江苏芯德半导体科技股份有限公司
Abstract: 本发明公开一种多层RDL互连结构及其制造方法，属于印刷电路技术领域。多层RDL互连结构包括：至少一层RDL，每一层RDL表面附着的光感介电材料层制备有多个用于连接RDL的微孔，各层RDL通过金属化后的微孔互连。该结构舍弃了常规多层RDL互连结构中的铜垫结构，用于互连的微孔直接制作于金属布线上，缩小互连结构尺寸，具有实用价值。
-
公开(公告)号：CN120072668A
公开(公告)日：2025-05-30
申请号：CN202510541161.X
申请日：2025-04-28
Applicant: 江苏芯德半导体科技股份有限公司
IPC: H01L21/603 , H01L21/683
Abstract: 本发明公开了一种嵌入式晶片级球栅阵列键合工艺中避免分层的方法，该方法包括以下步骤：提供载体晶圆，研磨载体晶圆用于承载芯片的第一表面，使其平整；清洁后，对第一表面进行等离子刻蚀；并在等离子刻蚀后的第一表面溅射不锈钢层；提供衬底晶圆，将芯片贴装在衬底晶圆表面；并利用树脂胶覆盖所有芯片和衬底晶圆表面；将载体晶圆覆盖至衬底晶圆上，不锈钢层接触树脂胶，使用压合设备进行加压，使载体晶圆的不锈钢层和衬底晶圆的树脂胶粘合；剥离衬底晶圆，得到芯片有源面裸露的重组后的晶圆结构。本发明提供的方法能够大大改善eWLB封装作业流程中的承载晶圆键合后与膜类树脂之间的结合力，避免后续作业过程中异常的发生。
-
Patent Agency Ranking
公开(公告)号：CN119361434A
公开(公告)日：2025-01-24
申请号：CN202411262845.8
申请日：2024-09-10
Applicant: 东南大学 , 江苏芯德半导体科技股份有限公司
Abstract: 本发明公开一种减少芯片偏移的玻璃面板级嵌入式封装工艺，属于半导体器件技术领域。该工艺包括以下制作过程：在玻璃基板上形成玻璃空腔；使用粘合剂将带有空腔的玻璃基板与另一玻璃基板进行粘合；利用芯片粘合膜在空腔中放置芯片；对放置芯片后的整块封装基板两侧进行RDL层压与固化。该工艺解决了玻璃面板级嵌入式芯片封装中芯片位置会发生较大偏移的问题，具有实用价值。
-
公开(公告)号：CN118983292A
公开(公告)日：2024-11-19
申请号：CN202410972312.2
申请日：2024-07-19
Applicant: 江苏芯德半导体科技股份有限公司
Abstract: 本发明是通过如下的技术方案来实现：一种混合存储芯片的双面封装结构，包括基板，所述基板正反两面均焊接有芯片一，芯片一的表面焊接有芯片二，芯片二表面设置有若干个金属凸块，芯片一与基板之间通过焊线电气连接，基板正反两面均设置有覆盖芯片一、芯片二以及焊线的塑封体，塑封体上设置有用于将基板线路引出至塑封体表面的导电柱，塑封体表面设置有用于互联芯片二表面金属凸块与导电柱的RDL层，且其中一个RDL层表面设置有锡球。本发明通过在基板的正反两面均堆叠多层芯片，并在塑封体表面制作RDL层，实现了芯片二上金属凸块与RDL层的互联，芯片一与基板互联，通过导电柱将基板与RDL层互联，实现正反面多颗芯片之间的整体互联。
-
公开(公告)号：CN114823600B
公开(公告)日：2025-04-29
申请号：CN202210485627.5
申请日：2022-05-06
Applicant: 江苏芯德半导体科技股份有限公司
IPC: H01L23/495 , H01L21/48
Abstract: 本发明公开了一种芯片超薄封装载板及芯片封装结构和芯片封装方法，该载板为引线框架或基板，载板内形成有用于贴装芯片的基岛，基岛内形成有至少一个镂空区，镂空区边缘形成有半蚀刻区，半蚀刻区与镂空区形成台阶状，半蚀刻区用于填充固化剂一以贴装芯片，基岛形成的镂空区位于芯片在基岛上的正投影内，镂空区未贴装芯片的一侧用于填充固化剂二以粘结芯片，载板的边框形成有导电焊盘，导电焊盘用于与芯片的引出端连接。本发明适用于所有封装类型，能够突破现有芯片厚度极限，通过半蚀刻区贴装超薄芯片，进一步减少封装厚度，采用背面刷胶工艺涂抹固化剂填充镂空区，可避免由于芯片超薄固化剂上翻至芯片正面造成的异常，提高芯片性能，提高良品率。
-
公开(公告)号：CN119092513A
公开(公告)日：2024-12-06
申请号：CN202411588853.1
申请日：2024-11-08
Applicant: 江苏芯德半导体科技股份有限公司
IPC: H01L25/18 , H01L25/065 , H01L23/495 , H01L21/60 , H01L23/482 , H01L23/485
Abstract: 本发明提供了一种多芯片堆叠的封装结构及其制备方法，该封装结构包括载体框架、上叠芯片组、下叠芯片组、塑封层和重布线层，载体框架包括至少一个导电柱和芯片贴装区，上叠芯片组和下叠芯片组纵向堆叠在芯片贴装区，芯片I/O接口设置在两侧边缘，塑封层包覆载体框架、上叠芯片组和下叠芯片组；在塑封层的顶面和底面分别设置至少一层重布线层，通过导电柱实现重布线层、上叠芯片组和下叠芯片组的电气连接。本发明还公开了上述封装结构的制备方法。本发明采用的3D Fanout多芯片封装结构，可以实现多个芯片的立体堆叠，从而大大提高了封装密度，相比现有的二维封装方式，可以节省更多的空间，实现更高密度的封装。
-
公开(公告)号：CN119082718A
公开(公告)日：2024-12-06
申请号：CN202411226071.3
申请日：2024-09-03
Applicant: 江苏芯德半导体科技股份有限公司
IPC: C23C22/52
Abstract: 本发明提供了一种提升铜材抗氧化性能的钝化液，该钝化液的组分为：甲基苯并三氮唑1‑5g/L，聚天冬氨酸钠0.1‑0.5g/L，氧化剂5‑10g/L，复配表面活性剂0.2‑1.0g/L，余量为去离子水。本发明还将上述钝化液应用在铜材上。通过本发明的钝化液进行钝化过的铜材，能有效抑制铜材表面的腐蚀与氧化，提升铜材表面的抗氧化性能和防变色性能。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.051 seconds)
