公开(公告)号：CN118841387A

公开(公告)日：2024-10-25

申请号：CN202411323535.2

申请日：2024-09-23

Applicant: 江苏芯德半导体科技股份有限公司

Inventor： 龚臻 ,  张中 ,  谢雨龙 ,  赵玥 ,  张国栋 ,  潘明东

IPC: H01L23/473 ,  H01L23/367 ,  H10B80/00

Abstract: 本发明提供了一种液冷结构及具有液冷结构的芯片封装结构，液冷结构包括硅载板和分流器，硅载板内设有横向微通道和/或纵向微通道；横向微通道两端分别设有连通的第一分流器和第二分流器，第一分流器连通第一冷却液入口，第二分流器连通第一冷却液出口；纵向微通道两端分别连通的第三分流器和第四分流器，第三分流器连通第二冷却液入口，第四分流器连通第二冷却液出口。具有前述液冷结构的芯片封装结构，包括自上而下设置的HBM芯片、SOC芯片、硅载板、分流器和基板，分流器连通硅载板内部的横向微通道和/或纵向微通道，形成冷却通道。本发明采用了液冷微通道和分流器设计，有效地提高散热效率。

公开(公告)号：CN119092513A

公开(公告)日：2024-12-06

申请号：CN202411588853.1

申请日：2024-11-08

Applicant: 江苏芯德半导体科技股份有限公司

Inventor： 张国栋 ,  潘明东 ,  张中 ,  刘怡 ,  龙欣江 ,  谢雨龙 ,  龚臻

IPC: H01L25/18 ,  H01L25/065 ,  H01L23/495 ,  H01L21/60 ,  H01L23/482 ,  H01L23/485

Abstract: 本发明提供了一种多芯片堆叠的封装结构及其制备方法，该封装结构包括载体框架、上叠芯片组、下叠芯片组、塑封层和重布线层，载体框架包括至少一个导电柱和芯片贴装区，上叠芯片组和下叠芯片组纵向堆叠在芯片贴装区，芯片I/O接口设置在两侧边缘，塑封层包覆载体框架、上叠芯片组和下叠芯片组；在塑封层的顶面和底面分别设置至少一层重布线层，通过导电柱实现重布线层、上叠芯片组和下叠芯片组的电气连接。本发明还公开了上述封装结构的制备方法。本发明采用的3D Fanout多芯片封装结构，可以实现多个芯片的立体堆叠，从而大大提高了封装密度，相比现有的二维封装方式，可以节省更多的空间，实现更高密度的封装。