公开(公告)号：CN103828059A

公开(公告)日：2014-05-28

申请号：CN201280046926.3

申请日：2012-07-23

Applicant: 美商新思科技有限公司

Inventor： J·卡瓦 ,  V·莫洛兹 ,  D·谢勒卡

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/0886 ,  G06F17/5045 ,  G06F17/5068 ,  G06F17/5072 ,  H01L23/5286 ,  H01L23/535 ,  H01L27/0207 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/41791 ,  H01L2924/0002 ,  H01L27/1104 ,  H01L27/1116 ,  H01L2924/00

Abstract: 一种适合用于标准单元库的finFET块架构，该finFET块架构基于如下布置，该布置包括在衬底的具有第一传导性类型的第一区域中的第一半导体鳍集合和在衬底的第二区域中的第二半导体鳍集合，第二区域具有第二传导性类型。被布置于第一和第二半导体鳍集合之上的包括在第一和第二区域中的栅极迹线的图案化的栅极导体层用于晶体管栅极。在栅极导体层之上的图案化的导体层布置于正交布图图案中并且可以包括在第一和第二区域中的鳍之上的多个浮动功率总线。

公开(公告)号：CN103745698A

公开(公告)日：2014-04-23

申请号：CN201310708359.X

申请日：2013-12-20

Applicant: 深圳市华星光电技术有限公司

Inventor： 吴宇

IPC: G09G3/36 ,  G02F1/133

CPC classification number: G02F1/13306 ,  G02F1/1368 ,  G06F17/5009 ,  G06F17/5072 ,  G09G3/36 ,  G09G3/3648 ,  G09G2320/0223 ,  G09G2320/0242

Abstract: 本发明实施例公开了一种液晶显示面板的色偏补偿方法，该方法包括：获得液晶显示面板扇出状走线时的各走线阻抗，并根据所述获得的各走线阻抗，得到各走线阻抗与通道的关联曲线；根据所述得到的各走线阻抗与通道的关联曲线，获得各通道输出端的实际推力曲线；根据所述获得的实际推力曲线，调整各通道输出端MOS管的截面积大小。本发明实施例还公开了一种液晶显示面板的色偏补偿系统。本发明实施例，解决了现有技术中液晶显示面板出现色偏的问题。

公开(公告)号：CN101946186B

公开(公告)日：2014-04-23

申请号：CN200780102347.5

申请日：2007-12-21

Applicant: 益华公司

Inventor： 戴维·马伦 ,  肯尼·麦凯

IPC: G06F17/50 ,  G01R31/00

CPC classification number: G06F17/5045 ,  G06F17/5072

Abstract: 本发明公开一种用于解决电路连接冲突的方法，所述方法包括将具有连接冲突的电路链归类成类；并且根据所述电路链的分类对所述电路链进行来自由链镜像算法、级联镜像算法、级联镜像置换算法以及分割链镜像算法组成的群组中的一种或多种变换算法。

公开(公告)号：CN103546112A

公开(公告)日：2014-01-29

申请号：CN201310464878.6

申请日：2008-06-27

Applicant: 超导技术公司

Inventor： 格尼希·楚祖基 ,  巴拉姆·A·威廉森

IPC: H03H7/01 ,  H03H7/075 ,  H03H7/12

CPC classification number: H03H9/465 ,  G06F17/5036 ,  G06F17/5045 ,  G06F17/5063 ,  G06F17/5072 ,  G06F17/5077 ,  G06F2217/02 ,  G06F2217/08 ,  G06F2217/16 ,  G06F2217/82 ,  H01P1/20 ,  H01P1/20336 ,  H03H3/00 ,  H03H7/0153 ,  H03H7/0161 ,  H03H7/06 ,  H03H7/075 ,  H03H7/12 ,  H03H7/1758 ,  H03H7/1791 ,  H03H7/54 ,  H03H9/171 ,  H03H9/46 ,  H03H9/462 ,  H03H9/542 ,  H03H9/64 ,  H03H9/6406 ,  H03H2007/013 ,  H03H2009/02204 ,  H03H2210/012 ,  H03H2210/025 ,  H03H2210/033 ,  Y10T29/49018

Abstract: 本发明提供了一种低损耗可调射频滤波器，包括：信号传输路径，具有输入端和输出端；多个谐振元件，沿着输入端和输出端之间的信号传输路径设置；以及一组非谐振元件，用于将谐振元件连接在一起以形成阻带，阻带具有与谐振元件的各个频率相应的多个传输零点以及在所述传输零点之间的至少一个子带，其中，所述一组非谐振元件包括：多个第一非谐振元件和多个第二非谐振元件，多个所述第一非谐振元件分别与所述谐振元件并联连接，多个所述第二非谐振元件分别与所述谐振元件串联连接；其中，多个所述第一非谐振元件包括至少一个可变非谐振元件，用于在所述阻带内选择性地引进至少一个反射零点，其中所述至少一个可变非谐振元件包括至少一个开关电容器。

公开(公告)号：CN103515380A

公开(公告)日：2014-01-15

申请号：CN201310263499.0

申请日：2013-06-27

Applicant: 三星电子株式会社

Inventor： 宋泰中 ,  高必云 ,  金奎泓 ,  郑钟勋

IPC: H01L27/02 ,  G06F17/50

CPC classification number: G06F17/5072 ,  G06F17/50 ,  G06F17/5077 ,  G06F17/5081 ,  H01L27/0207 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/6681

Abstract: 本发明提供一种可以最小化因导电线、尤其是栅极线中的过头部产生的寄生电容的半导体集成电路及其设计和制造方法。一种设计具有FinFET架构的半导体集成电路的方法包括：执行将被设计的半导体集成电路的前仿真；基于前仿真的结果来设计半导体集成电路的组件的布局，组件包括第一器件区域、第二器件区域以及跨过第一器件区域和第二器件区域延伸的第一导电线；根据至少一条设计规则来修改作为布置在第一器件区域和第二器件区域之间并电气地切割第一导电线的第一切割区域，以最小化通过第一切割区域创建的第一导电线的过头部。

公开(公告)号：CN102479279A

公开(公告)日：2012-05-30

申请号：CN201110219319.X

申请日：2011-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林本坚 ,  高蔡胜 ,  刘如淦 ,  黄文俊

IPC: G06F17/50 ,  H01L21/31 ,  G03F1/70

CPC classification number: H01L22/10 ,  G03F1/70 ,  G03F7/70433 ,  G03F7/70466 ,  G06F17/5036 ,  G06F17/5072 ,  G06F17/5081 ,  H01L21/31144 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种介层窗层的介层窗图案化掩膜分配的方法，所述的双重图案化技术的介层窗掩膜分离方法的实施例使得介层窗图案化能够对齐其底下或上方的金属层，藉以缩减重叠误差，进而增加介层窗的置放性。假如相邻的介层窗违反介层窗之间的空间或节距(或上述二者)的G0掩膜分离规则，因为具有较高的置放失误风险，故给予末端介层窗的掩膜分配较高的优先顺序，藉此确保末端介层窗有良好的置放性。此与金属相关的介层窗掩膜分离方法可获得如较低的介层窗阻抗的较佳介层窗性能以及较高的介层窗优良率。

公开(公告)号：CN102414684A

公开(公告)日：2012-04-11

申请号：CN201080017985.9

申请日：2010-03-31

Applicant: 新思科技有限公司

Inventor： J·D·斯普罗施 ,  V·莫罗兹 ,  胥晓鹏 ,  A·P·卡玛卡

IPC: G06F17/50 ,  G06F17/00

CPC classification number: G06F17/5072 ,  G06F17/5009 ,  G06F17/5036 ,  G06F17/5068 ,  G06F17/5081 ,  G06F2217/12 ,  G06F2217/82 ,  H01L21/76898 ,  H01L21/823807 ,  H01L27/0207 ,  H01L29/7845 ,  H01L2924/0002 ,  Y02P90/265 ,  H01L2924/00

Abstract: 本发明涉及表征、考虑或者利用由晶体管附近的TSV所引起的应力的方式。当对电路进行表征时可以将TSV与附近晶体管之间的物理关系考虑在内。为此可以修改在不知晓TSV与附近晶体管之间的物理关系的情况下获得的版图。宏单元可以包括TSV和附近的晶体管这两者，以及将晶体管与TSV之间的物理关系考虑在内的针对宏单元的仿真模型。宏单元可以包括TSV和附近的晶体管这两者，晶体管之一被相对于其他晶体管旋转。IC也可以包括与TSV靠近到使沟道中载流子迁移率改变超过先前所认为的用于限定禁区的限度的晶体管。

公开(公告)号：CN102365740A

公开(公告)日：2012-02-29

申请号：CN200980158366.9

申请日：2009-10-29

Applicant: 新思科技有限公司

Inventor： V·莫罗茨 ,  崔文纲 ,  林锡伟

IPC: H01L27/02 ,  H01L29/10 ,  H01L21/266 ,  G06F17/50

CPC classification number: G06F17/5072 ,  H01L21/266 ,  H01L27/0207 ,  H01L29/1033 ,  H01L29/41758

Abstract: 本发明包括与用于集成电路的布图和投影式掩膜，其中，晶体管的扩散形状包括在横向相对的一个或者两个边上的横向延伸的凹陷，该凹陷具有内拐角和外拐角，这两个拐角中的至少一个在纵向上相对于栅极导体定位成使得在将扩散形状光刻印刷到集成电路上期间，拐角将圆化并且和至少部分地延伸到沟道区域中。本发明还包括针对以下的多个方面：用于引入这种凹陷的系统和方法，以及具有非矩形沟道区域的集成电路器件，该沟道区域在其与源极区域相交处比在栅极之下的其他纵向位置处宽。

公开(公告)号：CN102148214A

公开(公告)日：2011-08-10

申请号：CN201010199294.7

申请日：2010-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈皇宇 ,  侯元德 ,  李芳松 ,  杨稳儒 ,  张广兴 ,  郑仪侃 ,  田丽钧 ,  鲁立忠

IPC: H01L23/50 ,  G06F17/50

CPC classification number: G06F17/5072 ,  H01L23/5286 ,  H01L27/0207 ,  H01L27/11807 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 半导体芯片包括一行单元，其中，每个单元包括VDD线和VSS线。单元的所有VDD线连接为单条VDD线，单元的所有VSS线连接为单条VSS线。该行单元中没有具有偶数条G0路径的双图案化完整迹线，或者该行单元中没有具有奇数条G0路径的双图案化完整迹线。此外，还公开了一种用于服从双图案化的标准单元设计的方法。

公开(公告)号：CN102117804A

公开(公告)日：2011-07-06

申请号：CN201010170977.X

申请日：2010-04-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余绍铭 ,  张长昀

IPC: H01L27/02 ,  G06F17/50

CPC classification number: G06F17/5072 ,  G06F17/5068 ,  G06F2217/12 ,  H01L21/823431 ,  H01L21/823821 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/10879 ,  H01L27/11 ,  H01L27/1116 ,  H01L29/785

Abstract: 本发明提供一种集成电路及其设计方法，所述方法包括将芯片分为多个功能区块如核心区域及至少一功能单元，并将设计规则实施于核心区域而非其他功能单元。上述实施于核心区域而非所有功能区块的设计规则包括以CAD或其他自动化设计系统，设计上述半导体IC芯片的电脑可读取的存储媒介，以及制造半导体IC芯片的光掩模。以上述方法形成的半导体IC芯片具有多个半导体鳍片形成于核心区及其他功能单元中，但只有核心区域的半导体鳍片紧密聚集。本发明可同时形成紧密聚集的与分散的半导体鳍片，且分散的鳍片不再易于剥落。